欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA學(xué)習(xí)-異步FIFO原型設(shè)計(jì)與驗(yàn)證

FPGA設(shè)計(jì)論壇 ? 來源:未知 ? 2023-11-17 14:00 ? 次閱讀


點(diǎn)擊上方藍(lán)字關(guān)注我們

第一節(jié):fifo基礎(chǔ)

內(nèi)容:

1.掌握FPGA設(shè)計(jì)中關(guān)于數(shù)據(jù)緩存的使用

2.掌握FIFO工作原理

1.1片上存儲(chǔ)(on-chip ram

在實(shí)際應(yīng)用中任何場合都離不開數(shù)據(jù),只要有數(shù)據(jù)的地方就有存儲(chǔ)器,一般存儲(chǔ)分為了2種,一種時(shí)可以讀寫,一種時(shí)只讀。

對于芯片設(shè)計(jì)而言,有的存儲(chǔ)器時(shí)集成在芯片內(nèi)部,我們稱之為片內(nèi)存儲(chǔ)器,on-chip ram,如果使用芯片以外的存儲(chǔ)器芯片,我們稱之為片外存儲(chǔ)器,從應(yīng)用角度可以將存儲(chǔ)分為片上和片外。

如果數(shù)據(jù)量較小,可采用片內(nèi)存儲(chǔ)器,因?yàn)槠瑑?nèi)存儲(chǔ)器存儲(chǔ)的數(shù)據(jù)量較小,如果數(shù)據(jù)量大則需要片外存儲(chǔ)器。

根據(jù)實(shí)際情況應(yīng)用,片上存儲(chǔ)器一般作為數(shù)據(jù)緩存使用,真正用來存儲(chǔ)數(shù)據(jù)選擇片外存儲(chǔ)器。

1.2片上存儲(chǔ)器分類

1.3fifo

fifo是片上存儲(chǔ)器的一種,它本質(zhì)上是雙端口ram的一種特殊結(jié)構(gòu),數(shù)據(jù)存儲(chǔ)時(shí)順存取。

信號(hào)

描述

信號(hào)名

描述

wr_clk

時(shí)鐘

rd_clk

讀時(shí)鐘

wr_en

寫使能

rd

讀使能

wrdata[w-1:0]

寫數(shù)據(jù)

rddata[R-1:0]

讀數(shù)據(jù)

full(地址)

存儲(chǔ)器空間操作

empty(地址)

存儲(chǔ)器空間操作


1.隨機(jī)讀寫

不管讀寫可以選擇空間地址

同一地址允許覆蓋(當(dāng)我們往同一個(gè)地址多次寫入數(shù)據(jù)的時(shí)候,后面一次操作覆蓋掉前一個(gè)操作的數(shù)據(jù))

同一地址空間無釋放(當(dāng)我們從同一個(gè)地址多次讀出數(shù)據(jù)的時(shí)候,數(shù)據(jù)一直有效)

2.順序讀寫

讀寫空間按照順序存儲(chǔ)器

同一地址不允許覆蓋(當(dāng)我們往同一個(gè)地址多次寫入數(shù)據(jù)的時(shí)候,低一次寫入后,后面所有的寫操作都是無效)

同一地址空間釋放(當(dāng)我們從同一個(gè)地址多次讀出數(shù)據(jù)的時(shí)候,當(dāng)?shù)谝淮巫x完數(shù)據(jù),之后數(shù)據(jù)無有效)

1.3工作原理

根據(jù)FIFO順序讀寫操作特性,我們可以看出寫操作永遠(yuǎn)快于讀操作,如果空間被寫完,讀寫地址相同,空間全部被釋放掉,讀寫地址相同

1.4空間判斷

假如空間大小為dept=N,則寫地址wraddr[log2N-1:0] , 讀地址rdaddr[log2N-1:0]


如果我們將讀寫地址擴(kuò)1位,則則寫地址wraddr[log2N:0], 讀地址rdaddr[log2N:0]

當(dāng)wraddr[log2N-1:0] == rdaddr[log2N-1:0]

wraddr[[log2N] != rdaddr[log2N]說明寫地址追上讀地址 | rdaddr[log2N-1:0] - wraddr[log2N-1:0] | = N

wraddr[[log2N] == rdaddr[log2N]說明讀地址追上寫地址 | rdaddr[log2N-1:0] - wraddr[log2N-1:0] | = 0

例如depth =4

000 100

001 101

010 110

011 111





精彩推薦



至芯科技FPGA就業(yè)培訓(xùn)班——助你步入成功之路、11月30號(hào)北京中心開課、歡迎咨詢!
在設(shè)計(jì)中擴(kuò)展串行端口的入門知識(shí)
FPGA高級設(shè)計(jì)之實(shí)現(xiàn)功耗優(yōu)化
掃碼加微信邀請您加入FPGA學(xué)習(xí)交流群




歡迎加入至芯科技FPGA微信學(xué)習(xí)交流群,這里有一群優(yōu)秀的FPGA工程師、學(xué)生、老師、這里FPGA技術(shù)交流學(xué)習(xí)氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧!

點(diǎn)個(gè)在看你最好看



原文標(biāo)題:FPGA學(xué)習(xí)-異步FIFO原型設(shè)計(jì)與驗(yàn)證

文章出處:【微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21799

    瀏覽量

    606196

原文標(biāo)題:FPGA學(xué)習(xí)-異步FIFO原型設(shè)計(jì)與驗(yàn)證

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    芯華章發(fā)布新一代FPGA原型驗(yàn)證系統(tǒng)HuaPro P3

    近日,芯華章正式推出了其新一代高性能FPGA原型驗(yàn)證系統(tǒng)——HuaPro P3。這款系統(tǒng)集成了最新一代的可編程SoC芯片,并配備了芯華章自主研發(fā)的HPE Compiler工具鏈,為用戶提供了更為強(qiáng)大
    的頭像 發(fā)表于 12-11 09:52 ?253次閱讀

    FIFO Generator的Xilinx官方手冊

    FIFO作為FPGA崗位求職過程中最常被問到的基礎(chǔ)知識(shí)點(diǎn),也是項(xiàng)目中最常被使用到的IP,其意義是非常重要的。本文基于對FIFO Generator的Xilinx官方手冊的閱讀與總結(jié),匯總主要知識(shí)點(diǎn)
    的頭像 發(fā)表于 11-12 10:46 ?736次閱讀
    <b class='flag-5'>FIFO</b> Generator的Xilinx官方手冊

    數(shù)字芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)分享文章 實(shí)際案例說明用基于FPGA原型來測試、驗(yàn)證和確認(rèn)IP——如何做到魚與熊掌兼

    本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合,詳細(xì)講述了在FPGA上使用硅知識(shí)產(chǎn)權(quán)(IP)內(nèi)核來開發(fā)ASIC原型項(xiàng)目時(shí),必須認(rèn)真考慮的一些問題。
    的頭像 發(fā)表于 10-28 14:53 ?444次閱讀
    數(shù)字芯片設(shè)計(jì)<b class='flag-5'>驗(yàn)證</b>經(jīng)驗(yàn)分享文章 實(shí)際案例說明用基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>原型</b>來測試、<b class='flag-5'>驗(yàn)證</b>和確認(rèn)IP——如何做到魚與熊掌兼

    解鎖SoC “調(diào)試”挑戰(zhàn),開啟高效原型驗(yàn)證之路

    引言由于芯片設(shè)計(jì)復(fù)雜度的提升、集成規(guī)模的擴(kuò)大,以及產(chǎn)品上市時(shí)間要求的縮短,使得設(shè)計(jì)驗(yàn)證變得更加困難。特別是在多FPGA環(huán)境中,設(shè)計(jì)調(diào)試和驗(yàn)證的復(fù)雜性進(jìn)一步增加,傳統(tǒng)的調(diào)試手段難以滿足對高性能、高效率
    的頭像 發(fā)表于 10-09 08:04 ?833次閱讀
    解鎖SoC “調(diào)試”挑戰(zhàn),開啟高效<b class='flag-5'>原型</b><b class='flag-5'>驗(yàn)證</b>之路

    快速部署原型驗(yàn)證:從子卡到調(diào)試的全方位優(yōu)化

    引言原型驗(yàn)證是一種在FPGA平臺(tái)上驗(yàn)證芯片設(shè)計(jì)的過程,通過在FPGA上實(shí)現(xiàn)芯片的設(shè)計(jì)原型,使得開
    的頭像 發(fā)表于 09-30 08:04 ?735次閱讀
    快速部署<b class='flag-5'>原型</b><b class='flag-5'>驗(yàn)證</b>:從子卡到調(diào)試的全方位優(yōu)化

    FPGA算法工程師、邏輯工程師、原型驗(yàn)證工程師有什么區(qū)別?

    ,共同進(jìn)步。 歡迎加入FPGA技術(shù)微信交流群14群! 交流問題(一) Q:FPGA中的FPGA算法工程師、FPGA邏輯工程師、FPGA
    發(fā)表于 09-23 18:26

    FPGA同步復(fù)位和異步復(fù)位

    FPGA(Field-Programmable Gate Array,現(xiàn)場可編程門陣列)中的復(fù)位操作是設(shè)計(jì)過程中不可或缺的一環(huán),它負(fù)責(zé)將電路恢復(fù)到初始狀態(tài),以確保系統(tǒng)的正確啟動(dòng)和穩(wěn)定運(yùn)行。在FPGA設(shè)計(jì)中,復(fù)位方式主要分為同步復(fù)位和異步
    的頭像 發(fā)表于 07-17 11:12 ?1767次閱讀

    FPGA異步信號(hào)處理方法

    FPGA(現(xiàn)場可編程門陣列)在處理異步信號(hào)時(shí),需要特別關(guān)注信號(hào)的同步化、穩(wěn)定性以及潛在的亞穩(wěn)態(tài)問題。由于異步信號(hào)可能來自不同的時(shí)鐘域或外部設(shè)備,其到達(dá)時(shí)間和頻率可能不受FPGA內(nèi)部時(shí)鐘
    的頭像 發(fā)表于 07-17 11:10 ?1294次閱讀

    具有FIFO的雙異步通信元件TL16C552A數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《具有FIFO的雙異步通信元件TL16C552A數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 06-26 11:28 ?0次下載
    具有<b class='flag-5'>FIFO</b>的雙<b class='flag-5'>異步</b>通信元件TL16C552A數(shù)據(jù)表

    大規(guī)模 SoC 原型驗(yàn)證面臨哪些技術(shù)挑戰(zhàn)?

    引言隨著電子設(shè)計(jì)自動(dòng)化(EDA)驗(yàn)證工具的重要性日益增加,開發(fā)者們開始尋求減少流片成本和縮短開發(fā)周期的方法。其中,使用可編程邏輯芯片(FPGA)來構(gòu)建有效的驗(yàn)證流程成為一種流行的解決方案,這種
    的頭像 發(fā)表于 06-06 08:23 ?1242次閱讀
    大規(guī)模 SoC <b class='flag-5'>原型</b><b class='flag-5'>驗(yàn)證</b>面臨哪些技術(shù)挑戰(zhàn)?

    同步FIFO異步FIFO區(qū)別介紹

    ,并且間隔時(shí)間長,也就是突發(fā)寫入。那么通過設(shè)置一定深度的FIFO,可以起到數(shù)據(jù)暫存的功能,且使得后續(xù)處理流程平滑。 時(shí)鐘域的隔離:主要用異步FIFO。對于不同時(shí)鐘域的數(shù)據(jù)傳輸,可以通過FIFO
    的頭像 發(fā)表于 06-04 14:27 ?1814次閱讀
    同步<b class='flag-5'>FIFO</b>和<b class='flag-5'>異步</b><b class='flag-5'>FIFO</b>區(qū)別介紹

    關(guān)于同步FIFO異步FIFO的基礎(chǔ)知識(shí)總結(jié)

    FIFO是一種先進(jìn)先出數(shù)據(jù)緩存器,它與普通存儲(chǔ)器的區(qū)別是沒有外部讀寫地址線,使用起來非常簡單,缺點(diǎn)是只能順序讀寫,而不能隨機(jī)讀寫。
    的頭像 發(fā)表于 04-09 14:23 ?3444次閱讀
    關(guān)于同步<b class='flag-5'>FIFO</b>和<b class='flag-5'>異步</b><b class='flag-5'>FIFO</b>的基礎(chǔ)知識(shí)總結(jié)

    fpga原型驗(yàn)證平臺(tái)與硬件仿真器的區(qū)別

    FPGA原型驗(yàn)證平臺(tái)與硬件仿真器在芯片設(shè)計(jì)和驗(yàn)證過程中各自發(fā)揮著獨(dú)特的作用,它們之間存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-15 15:07 ?1244次閱讀

    fpga原型驗(yàn)證流程

    FPGA原型驗(yàn)證流程是確保FPGA(現(xiàn)場可編程門陣列)設(shè)計(jì)正確性和功能性的關(guān)鍵步驟。它涵蓋了從設(shè)計(jì)實(shí)現(xiàn)到功能驗(yàn)證的整個(gè)過程,是
    的頭像 發(fā)表于 03-15 15:05 ?1735次閱讀

    fpga驗(yàn)證和uvm驗(yàn)證的區(qū)別

    FPGA驗(yàn)證和UVM驗(yàn)證在芯片設(shè)計(jì)和驗(yàn)證過程中都扮演著重要的角色,但它們之間存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-15 15:00 ?1779次閱讀