點(diǎn)擊上方藍(lán)字關(guān)注我們
第一節(jié):fifo基礎(chǔ)
內(nèi)容:
1.掌握FPGA設(shè)計(jì)中關(guān)于數(shù)據(jù)緩存的使用
2.掌握FIFO工作原理
1.1片上存儲(chǔ)(on-chip ram)
在實(shí)際應(yīng)用中任何場合都離不開數(shù)據(jù),只要有數(shù)據(jù)的地方就有存儲(chǔ)器,一般存儲(chǔ)分為了2種,一種時(shí)可以讀寫,一種時(shí)只讀。
對于芯片設(shè)計(jì)而言,有的存儲(chǔ)器時(shí)集成在芯片內(nèi)部,我們稱之為片內(nèi)存儲(chǔ)器,on-chip ram,如果使用芯片以外的存儲(chǔ)器芯片,我們稱之為片外存儲(chǔ)器,從應(yīng)用角度可以將存儲(chǔ)分為片上和片外。
如果數(shù)據(jù)量較小,可采用片內(nèi)存儲(chǔ)器,因?yàn)槠瑑?nèi)存儲(chǔ)器存儲(chǔ)的數(shù)據(jù)量較小,如果數(shù)據(jù)量大則需要片外存儲(chǔ)器。
根據(jù)實(shí)際情況應(yīng)用,片上存儲(chǔ)器一般作為數(shù)據(jù)緩存使用,真正用來存儲(chǔ)數(shù)據(jù)選擇片外存儲(chǔ)器。
1.2片上存儲(chǔ)器分類
1.3fifo
fifo是片上存儲(chǔ)器的一種,它本質(zhì)上是雙端口ram的一種特殊結(jié)構(gòu),數(shù)據(jù)存儲(chǔ)時(shí)順存取。
描述 | 信號(hào)名 | 描述 | |
wr_clk | rd_clk | 讀時(shí)鐘 | |
wr_en | 寫使能 | rd | 讀使能 |
wrdata[w-1:0] | 寫數(shù)據(jù) | rddata[R-1:0] | 讀數(shù)據(jù) |
full(地址) | 存儲(chǔ)器空間操作 | empty(地址) | 存儲(chǔ)器空間操作 |
1.隨機(jī)讀寫
不管讀寫可以選擇空間地址
同一地址允許覆蓋(當(dāng)我們往同一個(gè)地址多次寫入數(shù)據(jù)的時(shí)候,后面一次操作覆蓋掉前一個(gè)操作的數(shù)據(jù))
同一地址空間無釋放(當(dāng)我們從同一個(gè)地址多次讀出數(shù)據(jù)的時(shí)候,數(shù)據(jù)一直有效)
2.順序讀寫
讀寫空間按照順序存儲(chǔ)器
同一地址不允許覆蓋(當(dāng)我們往同一個(gè)地址多次寫入數(shù)據(jù)的時(shí)候,低一次寫入后,后面所有的寫操作都是無效)
同一地址空間釋放(當(dāng)我們從同一個(gè)地址多次讀出數(shù)據(jù)的時(shí)候,當(dāng)?shù)谝淮巫x完數(shù)據(jù),之后數(shù)據(jù)無有效)
1.3工作原理
根據(jù)FIFO順序讀寫操作特性,我們可以看出寫操作永遠(yuǎn)快于讀操作,如果空間被寫完,讀寫地址相同,空間全部被釋放掉,讀寫地址相同
1.4空間判斷
假如空間大小為dept=N,則寫地址wraddr[log2N-1:0] , 讀地址rdaddr[log2N-1:0]
如果我們將讀寫地址擴(kuò)1位,則則寫地址wraddr[log2N:0], 讀地址rdaddr[log2N:0]
當(dāng)wraddr[log2N-1:0] == rdaddr[log2N-1:0]
wraddr[[log2N] != rdaddr[log2N]說明寫地址追上讀地址 | rdaddr[log2N-1:0] - wraddr[log2N-1:0] | = N
wraddr[[log2N] == rdaddr[log2N]說明讀地址追上寫地址 | rdaddr[log2N-1:0] - wraddr[log2N-1:0] | = 0
例如depth =4
000 100
001 101
010 110
011 111
歡迎加入至芯科技FPGA微信學(xué)習(xí)交流群,這里有一群優(yōu)秀的FPGA工程師、學(xué)生、老師、這里FPGA技術(shù)交流學(xué)習(xí)氛圍濃厚、相互分享、相互幫助、叫上小伙伴一起加入吧!
點(diǎn)個(gè)在看你最好看
原文標(biāo)題:FPGA學(xué)習(xí)-異步FIFO原型設(shè)計(jì)與驗(yàn)證
文章出處:【微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
-
FPGA
+關(guān)注
關(guān)注
1630文章
21799瀏覽量
606196
原文標(biāo)題:FPGA學(xué)習(xí)-異步FIFO原型設(shè)計(jì)與驗(yàn)證
文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論