1、引言

上一篇文章我們介紹了Arm的Cortex-X1至Cortex-X3系列處理器，2023年的5月底，Arm如期發(fā)布了新一年的處理器架構(gòu)，分別為超級(jí)大核心Cortex-X4，大核心A720和小核心A520。在智能手機(jī)行業(yè)，Arm始終保持每年一迭代的處理器架構(gòu)升級(jí)節(jié)奏，讓用戶可以不斷體驗(yàn)到最先進(jìn)的產(chǎn)品設(shè)計(jì)。本文主要介紹了2023年的新處理器架構(gòu)的變化，重點(diǎn)分析變化較大的Cortex-X4核心，并探討今年核心處理器架構(gòu)有哪些值得關(guān)注的改變。

2、整體介紹

從Arm的宣傳數(shù)據(jù)可以看出，今年的三款處理機(jī)架構(gòu)側(cè)重點(diǎn)有所不同，Cortex-X4主打性能提升，相比上一代Cortex-X3提升15%的性能，A720和A520則偏重能效改善，相比上一代A715和A520分別改善20%和22%的能效。值得注意的是今年的處理器沒有升級(jí)工藝，這些數(shù)據(jù)應(yīng)該是基于相同工藝計(jì)算而來的（例如TSMC 4nm）。

除了新的處理機(jī)架構(gòu)，Arm在今年還帶來了全新的Armv9.2指令集，包括新的QARMA3 PAC算法、浮點(diǎn)能力增加和PMU增強(qiáng)等，最關(guān)鍵的變化是今年Arm計(jì)劃完全拋棄32bit應(yīng)用的支持，三個(gè)新的核心均不兼容32bit應(yīng)用。

今年Arm還更新了DSU120模塊，用來更好管理處理器核心之間的數(shù)據(jù)，并支持最多達(dá)14核心和最多32MB的L3緩存設(shè)計(jì)。從下面這張圖可以看出來，今年的處理器設(shè)計(jì)也有明顯變化，去年高通8Gen2處理器采用了1+4+3架構(gòu)，今年我們會(huì)看到更少小核心的1+5+2架構(gòu)（參考鏈接3，高通8Gen3處理器），多核心性能有大幅度提升。

3、Cortex-X4微架構(gòu)分析

Cortex-X4的代號(hào)是Hunter-ELP，下圖是X4的微架構(gòu)圖，第一感覺是變“大”了，X4的核心變得越來越大，如果大家看過前幾篇文章，應(yīng)該可以感覺到這個(gè)微架構(gòu)設(shè)計(jì)越來越像另外一款行業(yè)領(lǐng)先處理器，殊途同歸，最優(yōu)秀的設(shè)計(jì)往往只有一個(gè)選擇，下面我們會(huì)詳分析今年的核心改變。

在前端設(shè)計(jì)上，X4取消了L0級(jí)別的MOP Cache，注意這個(gè)變化從大核心A715就開始了，這是一個(gè)大的改變，也側(cè)面說明MOP Cache的成本可能真的很高，在先進(jìn)工藝中不經(jīng)濟(jì)。為了彌補(bǔ)取消MOP Cache的影響，X4這次將Decoder的數(shù)量從6個(gè)增加到了10個(gè)。上一代X3，如果從MOP Cache取數(shù)據(jù)是8-wide，從L1取數(shù)據(jù)是6-wide，這次的X4則統(tǒng)一是10-wide。在流水線長度上，X3如果從L1取數(shù)據(jù)是11級(jí)，從MOP取數(shù)據(jù)是9級(jí)，這次由于取消了MOP，X4特意優(yōu)化了流水線，從L1取數(shù)據(jù)從11級(jí)降到了10級(jí)。

在后端設(shè)計(jì)上這次X4同樣變化不少，特別是運(yùn)算單元，增加了1個(gè)新的Branch單元，2個(gè)新的ALU單元，并且提供了第二個(gè)完整的 MAC ALU單元，這些對(duì)于整體性能的提升都有顯著幫助。

為了支撐新增的10個(gè)decoder和運(yùn)算單元，X4的重排序緩沖（ROB）的尺寸也從320提升到384，提升了20%。

在存儲(chǔ)模塊方面，Arm重新調(diào)整了Load和Store單元的數(shù)量，X3有個(gè)LS AGU和1個(gè)LD AGU，X4則調(diào)整為1個(gè) LS AGU，2個(gè)LD AGU和1個(gè)ST AGU。從3個(gè)AGU提升到4個(gè)AGU，但是功能稍有差異。此外，像L1的d-TLB，也從48提升到了96，增強(qiáng)了數(shù)據(jù)的處理能力。

這次X4核心還有一個(gè)特點(diǎn)是支持更大的L2緩存，從X3的最大支持1MB提升到X4最大支持2MB，根據(jù)Arm給出的數(shù)據(jù)顯示，2MB的L2緩存可以有效降低每千條指令的重填充和寫回率，不過由于增加緩存會(huì)增加成本，不一定所有廠商都愿意增加到最大的緩存尺寸。

從X4的整體性能數(shù)據(jù)看，Sepcint2K7提升達(dá)到了2位數(shù)，Geekbench系列的提升在6-8%之間，只有個(gè)位數(shù)的提升，推測(cè)Geekbench對(duì)于L2不是很敏感，而對(duì)于L2緩存依賴的Sppdometer2這個(gè)benchmark提升比較明顯，注意這里面的測(cè)試數(shù)據(jù)使用2MB的L2測(cè)試得出的。

此外Arm資料顯示X4的典型CPU頻率可以跑到3.4G左右，雖然廠商實(shí)際處理器頻率還沒有確認(rèn)，但是從上一代天璣9200+運(yùn)行在3.35G推測(cè)，3.4G應(yīng)該是4nm能達(dá)到的一個(gè)比較高的頻率水平。

總結(jié)下Cortex-X4的關(guān)鍵改變：

1、取消了MOP Cache；

2、Decoder數(shù)量從6個(gè)提升到10個(gè)；

3、流水線統(tǒng)一為10級(jí)；

4、Branch單元從2個(gè)提升到3個(gè)；

5、ALU單元從6個(gè)提升到8個(gè)；

6、AGU單元增加了一個(gè)且功能有調(diào)整；

7、ROB尺寸從320提升到384；

8、L1的d-TLB從48提升到96；

9、最大支持的L2緩存從1MB提升到2MB；

10、不支持32bit。

整體性能上Sepcint2K7參數(shù)有13%-14%的提升。

4、A720微架構(gòu)分析

上一節(jié)我們列舉了10條X4內(nèi)核的微架構(gòu)變化，相比X4的大動(dòng)作，A720和A520的變化則沒有那么大，但也有些值得我們研究和探討。

首先我們來看下A720，A720的代號(hào)叫做Hunter，A720的設(shè)計(jì)目標(biāo)是比A715提升20%的能效，在同樣的功耗下，A720可以提供更強(qiáng)的性能。

A720的的微架構(gòu)整體和A715差異不大，Arm并沒有增加fetch-decode寬度，也沒有增加諸如ROB尺寸之類的優(yōu)化，而是進(jìn)一步深入到微架構(gòu)的細(xì)節(jié)調(diào)整以優(yōu)化能效。

在前端設(shè)計(jì)上，A720持續(xù)優(yōu)化分支預(yù)測(cè)能力，通俗的說就是走一步看兩步的能力。A720的分支預(yù)測(cè)錯(cuò)誤的恢復(fù)周期從12降低到11周期，這個(gè)優(yōu)化對(duì)于實(shí)際用戶場(chǎng)景中無法準(zhǔn)確預(yù)測(cè)的案例很有幫助。在分支預(yù)測(cè)能力上，A710的大核心每周期可以預(yù)測(cè)2個(gè)unconditional分支，A715額外支持了conditional分支，A720則進(jìn)一步進(jìn)行了優(yōu)化了功耗，Arm宣稱可以在不影響性能的情況下降低功耗。

在后端設(shè)計(jì)上，A720通過管線化排序FDIVFSQRT單元（除法和開方），提升指令執(zhí)行能效。同時(shí)，A720優(yōu)化了數(shù)據(jù)在整型和浮點(diǎn)單元的傳輸效率，降低數(shù)據(jù)傳輸?shù)难舆t和存儲(chǔ)數(shù)據(jù)的延遲。A720還改進(jìn)了發(fā)射隊(duì)列和執(zhí)行單元，簡(jiǎn)化網(wǎng)點(diǎn)到AGU的數(shù)據(jù)傳輸?shù)取?/p>

A720在存儲(chǔ)模塊上有一個(gè)較為明顯的優(yōu)化是降低了L2訪問的延遲，從10個(gè)周期降低為9個(gè)周期，對(duì)于訪存多的場(chǎng)景會(huì)比較有幫助。另外A720支持的最大L2緩存數(shù)量還是512KB。

最后介紹一個(gè)A720在今年最大的變化，今年Arm的A720不是一個(gè)人，是一對(duì)雙胞胎，Arm提供了另外一個(gè)A720min（暫時(shí)這樣叫）的核心。這個(gè)核心和A720不同，在面積上做了一定的削減，整體核心面積大小和A78接近，性能上也弱于A720，但是比A78強(qiáng)10%左右?？偨Y(jié)，A720min的面積和A78接近（耗電也應(yīng)該接近），性能比A78強(qiáng)10%，屬于A720的一個(gè)分支。

最后簡(jiǎn)單總結(jié)下A720的關(guān)鍵改變：

1、分支預(yù)測(cè)錯(cuò)誤的恢復(fù)周期從12降低到11周期；

2、L2訪問延遲從10個(gè)周期降低為9個(gè)周期；

3、提供了一個(gè)A720min的選擇，面積和A78接近，性能比A78強(qiáng)10%。

5、A520微架構(gòu)分析

我們來看一下小核心A520，A520小核心的代號(hào)叫做Hayes，依然不支持亂序執(zhí)行，設(shè)計(jì)相對(duì)簡(jiǎn)單，主打能效改善。A520依然繼承了A510的2個(gè)小核心拼接在一起共享SIMD單元的設(shè)計(jì)，這次的A520也是僅支持64bit，不再支持32bit。A520提供了新的QARMA3 PAC算法，旨在將PAC的影響降低到1%以內(nèi)。

相比A510，A520為了提升能效還做了減法，主要的變化是減少了一個(gè)執(zhí)行單元的ALU。A510有3個(gè)ALU，A520只有2個(gè)。當(dāng)然，Arm說通過全局的優(yōu)化有將性能的損失彌補(bǔ)回來，從Arm提供的數(shù)據(jù)上看，A520在相同的性能下，功耗可以降低22%；在相同的功耗下，性能可以提升約8%，我們也會(huì)實(shí)際測(cè)試看看。

可惜，8%的性能提升相比旗艦處理器的需求還是有一定差距，我們看到在今年的旗艦處理器設(shè)計(jì)上，芯片廠商在繼續(xù)減少使用A520小核心，甚至有的廠商完全沒有使用A520小核心。

6、DSU120分析

最后我們來看一下用于協(xié)調(diào)處理器核心和緩存的DSU模塊，Arm升級(jí)了最新的DSU120模塊，可以在一個(gè)Cluster內(nèi)支持最多14個(gè)核心，并且支持最多32MB的L3緩存管理。

DSU120提供了一個(gè)有價(jià)值的功能，隨著L3緩存越來越大，靜態(tài)漏電也成為一個(gè)需要考慮的影響因素，會(huì)影響手機(jī)的待機(jī)耗電場(chǎng)景。DSU120提供了一個(gè)L3部分關(guān)閉的功能，在一些不需要使用那么大緩存的場(chǎng)景，關(guān)閉部分L3緩存，可以減少靜態(tài)漏電。

7、總結(jié)

本文主要分析了Arm公司于2023年最新發(fā)布的Cortex-X4、A720和A520等處理器架構(gòu)。今年是Arm公司發(fā)布的第四代X系列處理器，通過前面的分析，我們可以看到Arm在不斷提升其核心處理器的計(jì)算性能，挑戰(zhàn)業(yè)內(nèi)最先進(jìn)的架構(gòu)設(shè)計(jì)。同時(shí)，Arm也通過優(yōu)化A720、A520的能效，給用戶提供在芯片能效上更有競(jìng)爭(zhēng)力的產(chǎn)品組合。

2023年，芯片廠商也不滿足傳統(tǒng)的核心搭配，開始了減少小核心，增加大核心的架構(gòu)升級(jí)。我們今年可以看到更多的多大核心SOC設(shè)計(jì)，在多核心性能上有了進(jìn)一步的提升。無疑，2023年的處理器競(jìng)爭(zhēng)會(huì)更加激烈，多大核心的引入也需要警惕功耗和發(fā)熱增加的風(fēng)險(xiǎn)，作為芯片和智能設(shè)備終端的開發(fā)者，需要充分了解處理器架構(gòu)，通過合理的軟硬件調(diào)度設(shè)計(jì)，將芯片的能效優(yōu)化到最佳，給用戶提供最佳且可持續(xù)的性能表現(xiàn)。