接著上一篇“AMD Versal系列CIPS IP核介紹”文章來進一步講解如何來建立CIPS IP核示例工程。

利用CIPS IP核的板卡自動化以及預(yù)置功能，生成VCK180 DDRMC基于GUI界面的調(diào)試工程。當然該工程亦可以根據(jù)AMD官網(wǎng)例程TCL文件來完成。

本文是基于Vivado 2022.1版本進行演示，其他版本界面可能會有細小差異。

Step1 新建工程

工程名字和路徑需要字符形式出現(xiàn)，同時路徑不能太長。

Step2 選定工程板卡

由于我們是做DEMO目的，所以板卡選擇Versal Prime系列的VMK180;當然也可以選擇其他Versal系列的開發(fā)板，或者客戶自定義。

Step3 創(chuàng)建Block Design工程

使用Block Design流程可以很方面的增減IP，給設(shè)計帶來很高的靈活性并節(jié)約寫代碼時間。

Step4 加入CIPS IP核

Step5 運行Automation與預(yù)置功能

Step6 生成工程Diagram

Runing Automation可以自動生成CIPS的已定義的接口，同時可以跟其他IP進行互連，避免人工操作。

Step7 設(shè)計驗證

運行Vaildate Design功能可以檢查Block Design設(shè)計是否有誤；需要把錯誤全部消除掉才可以進入下面流程。

Step8 生成HDL Wrapper

Step9 生成Device Image

Step10 成功生成Device Image

Step11 導出硬件平臺

成功生成xsa文件后，軟件工程師就可以使用xsa進行后續(xù)軟件開發(fā)工作。

審核編輯：湯梓紅