我們發(fā)布 Raspberry Pi 5 已經(jīng)兩個多月了，時間過得真快。我們知道我們的產(chǎn)品很特別，但社區(qū)的積極響應(yīng)讓我們不知所措。

與以往任何一款旗艦產(chǎn)品相比，我們的生產(chǎn)速度都更快：過去幾周，我們每周生產(chǎn) 7 萬臺，到 1 月底，每周產(chǎn)量將增至 9 萬臺。

當(dāng)人們從在 Raspberry Pi 上看到電源按鈕和實時時鐘的震驚中回過神來后，對新平臺評論最多的功能之一就是電路板左側(cè)的小型垂直 16 路 FFC（扁平柔性線纜）連接器，它暴露了一個單通道 PCI Express 接口。

PIP PIP

Peripheral Component Interconnect Express（PCI Express 或 PCIe），顧名思義，是一種板級互連，允許在處理器芯片（在我們的案例中為 BCM2712）和外部外設(shè)（如 NVMe SSD、以太網(wǎng)卡或更奇特的東西，如 AI/ML 加速器）之間進(jìn)行高速數(shù)據(jù)傳輸。

PCIe 2.0（我們在 Raspberry Pi 5 上正式支持的最快模式）的每條通道運(yùn)行速度為 5Gbits/s；扣除編碼開銷后，容量為 4Gbits/s。即使考慮到其他協(xié)議開銷，您也可能看到 ~450MBytes/sec 的速度來往于良好的 NVMe SSD。相當(dāng)快！

除了數(shù)據(jù)和時鐘通道，PCIe 規(guī)范還需要一些邊帶信號，如復(fù)位、時鐘請求（兼任電源狀態(tài)信號）和喚醒。

我們的 16 路連接器提供了所有這些信號。我們還有兩個引腳，用于控制電路板電源，并確保 Raspberry Pi 固件能夠自動檢測到經(jīng)過適當(dāng)設(shè)計的 PIP（我們對 PCIe 外圍設(shè)備的新稱呼）。

不是 M.2

我們?yōu)槭裁床粸?Raspberry Pi 5 添加 M.2 接口？M.2 接口體積大，價格相對昂貴，而且需要我們提供 3.3V 3A 電源。這些因素加在一起，使我們無法在標(biāo)準(zhǔn) Raspberry Pi 外形中提供 M.2 接口。

使用小型、低成本的 FFC 連接器使我們能夠提供 PCIe 接口，而無需擴(kuò)大電路板，也無需向每個 Raspberry Pi 用戶強(qiáng)加 M.2 連接器及其配套電源電路的成本。

第一種規(guī)格

在 Raspberry Pi 5 發(fā)布時，我們還沒有準(zhǔn)備好如何構(gòu)建連接到 16 路 PCIe 接口的外設(shè)的規(guī)范。PCIe 外圍設(shè)備與 Raspberry Pi 電源狀態(tài)和固件之間的交互需要詳細(xì)考慮，我們希望確保我們已經(jīng)對自己的原型產(chǎn)品進(jìn)行了大量測試，以確保一切按預(yù)期運(yùn)行。

今天，我們發(fā)布了該規(guī)范的首個修訂版。

https://datasheets.raspberrypi.com/pcie/pcie-connector-standard.pdf

我們自己的 M.2 M Key HAT+ 已進(jìn)入原型開發(fā)的最后階段，將于明年初推出。

我們的 M.2 HAT 原型。它不會看起來像這樣，而且它不再“只是”一頂帽子。

第二種規(guī)格

仔細(xì)閱讀的讀者一定會注意到，我們把 M.2 HAT 稱為 "HAT+"。如果您覺得一個新規(guī)范還不夠，今天我們還將發(fā)布新 HAT+ 規(guī)范的初步版本。

https://datasheets.raspberrypi.com/hat/hat-plus-specification.pdf

最初的 HAT 規(guī)范寫于 2014 年，因此現(xiàn)在已經(jīng)過了更新的時間。從那時起，已經(jīng)發(fā)生了很多變化。新規(guī)范簡化了某些內(nèi)容，包括所需的 EEPROM 內(nèi)容，并按照新的 Raspberry Pi 文檔風(fēng)格將所有內(nèi)容整合到一份文檔中，同時還增加了一些新功能。

該標(biāo)準(zhǔn)仍有許多工作要做，我們的 EEPROM 工具尚未更新以支持生成新式 EEPROM。因此，今天發(fā)布的版本非常適合想要了解 HAT 標(biāo)準(zhǔn)變化情況的用戶。

我們真的很想把 HAT+ 標(biāo)準(zhǔn)做好，因為它可能會像舊的 HAT 標(biāo)準(zhǔn)一樣存在很長時間。我們之所以遲遲沒有發(fā)布 PCIe 連接器標(biāo)準(zhǔn)，原因之一是我們認(rèn)為位于頂部的 PCIe 板（PIP?。┒皇俏挥谙路降陌蹇赡軕?yīng)該是 HAT+ 板。

審核編輯 黃宇