本案例中,我們講解一種使用fifo節(jié)約資源,降低功耗的設計。如圖所示,pkt_handle_a模塊是對數(shù)據(jù)包進行處理的模塊,但是不需要包數(shù)據(jù)(pkt_data),而僅僅需要根據(jù)包頭(pkt_header)和包描述符(pkt_descript)。
這時候該怎么設計呢?
可以采用如下方式:在pkt_handle_b模塊使用一個fifo用于存儲包數(shù)據(jù)(pkt_data),pkt_handle_a模塊的輸入僅僅只有包頭和包描述符,pkt_handle_a模塊完成包處理后新增處包處理結果(pkt_result),送到pkt_handle_b模塊,pkt_handle_b模塊在需要讀出包數(shù)據(jù)(pkt_data)的時候才將fifo內的數(shù)據(jù)讀出。
在包數(shù)據(jù)位寬較大,pkt_handle_a流水拍數(shù)較大時,相對于使用寄存器對包數(shù)據(jù)(pkt_data)進行打拍,使用fifo存儲包數(shù)據(jù)(pkt_data)的實現(xiàn)方式更有優(yōu)勢,功耗低,面積小。
雖然從存儲bit位角度計算兩種設計需要的bit位幾乎相同,但是相對于寄存器,底層用ram實現(xiàn)的fifo面積更小,功耗更低。
pkt_handle_a和pkt_handle_b之間可能存在更多的模塊,數(shù)據(jù)流水可能長達幾十到上百個周期,因此流水拍數(shù)越大,節(jié)約面積,降低功耗的效果越明顯。
審核編輯:劉清
-
IC設計
+關注
關注
38文章
1302瀏覽量
104304 -
RAM
+關注
關注
8文章
1369瀏覽量
115044 -
FIFO設計
+關注
關注
0文章
7瀏覽量
4985
原文標題:IC設計:ram的應用-一種降功耗的設計方法
文章出處:【微信號:IP與SoC設計,微信公眾號:IP與SoC設計】歡迎添加關注!文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
IC芯片功耗有哪些降低方法?
請問如何讓音頻功率降低功耗?
如何讓音頻功率降低功耗?
一種異步FIFO的設計方法
![<b class='flag-5'>一種</b>異步<b class='flag-5'>FIFO</b>的設計<b class='flag-5'>方法</b>](https://file1.elecfans.com//web2/M00/A4/30/wKgZomUMMxGABiJ6AABtopw5XOk100.gif)
一種低功耗觸摸按鍵應用的設計方法
![<b class='flag-5'>一種</b><b class='flag-5'>低功耗</b>觸摸按鍵應用的設計<b class='flag-5'>方法</b>](https://file1.elecfans.com//web2/M00/A5/59/wKgZomUMOASAF3rdAAAk4PZqjEM437.jpg)
一種低功耗智能傳感主動式標簽的設計
![<b class='flag-5'>一種</b><b class='flag-5'>低功耗</b>智能傳感主動式標簽的設計](https://file.elecfans.com/web2/M00/49/69/pYYBAGKhtEyAf6HMAAAM4Jy2S2A407.jpg)
評論