玄鐵C910是由平頭哥設(shè)計并開源的高性能CPU，使用12nm工藝能跑到2.5GHZ，16核心，單位性能7.1 Coremark/MHz。基于開源的RISC-V指令集，主要面向?qū)π阅芤髧?yán)格的邊緣計算領(lǐng)域，如邊緣服務(wù)器、邊緣計算卡、高端機器視覺、高端視頻監(jiān)控、自動駕駛、移動智能終端、5G基站等。

C910采用了最先進(jìn)的12級無序多問題超標(biāo)量流水線，具有高頻率、IPC和功率效率的特點。此外，它還支持硬件緩存一致性，每個集群包含1~4個內(nèi)核，支持AXI4總線接口并包括一個設(shè)備一致性端口。在內(nèi)存系統(tǒng)方面，C910使用了帶有XMAE（XuanTie memory Attributes Extension）技術(shù)的Sv39虛擬地址系統(tǒng)。

在中斷和調(diào)試方面，玄鐵C910包括標(biāo)準(zhǔn)的CLINT和PLIC中斷控制器，并支持與RV兼容的調(diào)試接口和性能監(jiān)視器。

據(jù)統(tǒng)計，平均每6條指令就會遇到一條分支指令，所以控制冒險對系統(tǒng)性能的影響很大。那么分支預(yù)測技術(shù)就顯得十分關(guān)鍵了，分支預(yù)測技術(shù)運用在取指階段的流水線中，在高性能處理器中采用復(fù)雜的分支預(yù)測器，并且預(yù)測準(zhǔn)確度能達(dá)到95%以上。下面我們會介紹玄鐵C910處理器在分支預(yù)測上的處理。

?玄鐵C910處理器對普通分支指令采用的是64Kb的兩級多路并行的分支預(yù)測器和1024表項的分支目標(biāo)緩存器，對間接跳轉(zhuǎn)指令還配有256表項的間接跳轉(zhuǎn)分支預(yù)測器與12層的硬件返回地址堆棧，而且對于特殊的短循環(huán)的情況還配有短循環(huán)緩存。

玄鐵C910的內(nèi)存系統(tǒng)采用了帶有XMAE（XuanTie memory Attributes Extension）技術(shù)的Sv39虛擬地址系統(tǒng)。此外，C910標(biāo)配內(nèi)存管理單元（MMU），兼容RISC-V SV39標(biāo)準(zhǔn)，這使得它可以有效地管理內(nèi)存并運行諸如Linux等操作系統(tǒng)。

玄鐵C910的研究方向

基于玄鐵C910的三譯碼八執(zhí)行的微架構(gòu)，對內(nèi)部微架構(gòu)進(jìn)行修改，主要涉及內(nèi)容如下：

阿里的玄鐵910火力全開，大約相當(dāng)于2012年旗艦手機的處理器性能。

當(dāng)然，因為處理器的多核心優(yōu)化比較困難。日常主要應(yīng)用很多時候要看單核心性能。2.5GHZ的玄鐵910，單核心性能大約在500多Mhz的ARM11水平，大約相當(dāng)于2008第二代iPhone3G的水平，不如2009年的iPhone3GS。

從性能看，雖然玄鐵910的核心數(shù)很多，主頻不低，但主要還是應(yīng)用在移動和嵌入式領(lǐng)域。它距離高性能計算，還有很遙遠(yuǎn)的距離。

審核編輯：黃飛