FLP Burst內(nèi)容編碼—BasePage

BasePage的編碼格式如下圖：

?

在FLP突發(fā)中，D0應(yīng)是傳輸?shù)牡谝粋€(gè)比特。編碼釋義如下： Selector Field

[S4:S0]=2b00001（表示基于IEEE802.3以太網(wǎng)的自協(xié)商）；

Technology Ability Field

[A0] 10BASE-T半雙工；

[A1] 10BASE-T全雙工；

[A2] 100BASE-TX半雙工；

[A3] 100BASE-TX全雙工；

[A4] 100BASE-T4半雙工；

[A5:A6]=2b00（表示無(wú)流控）,

=2b01（表示指向?qū)Χ说姆菍?duì)稱流控）,

=2b10（表示對(duì)稱流控）,

=2b11（表示對(duì)稱流控和指向本端的非對(duì)稱流控）；

Extended Next Page

[XNP] =2b0 緊接BasePage的下一頁(yè)為NextPage,

=2b1 緊接BasePage的下一頁(yè)為ExtendedNextPage;

Remote Fault

[RF] =2b0 自協(xié)商無(wú)錯(cuò)誤,

=2b1 自協(xié)商有錯(cuò)誤;

Acknowledge

[Ack] =2b0尚未收到來(lái)自遠(yuǎn)端的BasePage,

=2b1 已收到來(lái)自遠(yuǎn)端的BasePage;

Next Page

[NP] =2b0當(dāng)前BasePage頁(yè)已是最后頁(yè),

=2b1 當(dāng)前BasePage頁(yè)不是最后頁(yè);

BasePage的應(yīng)用實(shí)踐

FLP Burst-BasePage交互應(yīng)用于IEEE Clause 28雙絞線自協(xié)商的所有類型（10M/100M）、（10M/100M/1000M）和（10M/100M/1000M/2.5G/5G/ 10G/25G/40G）。而其中10M/100M自協(xié)商僅使用BasePage交互即可，10M/ 100M/1000M和10M/100M/1000M/2.G/5G/10G/25G/40G需要其他類型Page (NextPage和ExtendedNextPage)[在后續(xù)章節(jié)會(huì)陸續(xù)進(jìn)行詳細(xì)介紹]。

筆者以曾經(jīng)實(shí)踐過(guò)的Marvell公司的88e6097F Switch芯片中集成的百兆PHY舉例[與自協(xié)商相關(guān)的寄存器屬于IEEE802.3標(biāo)準(zhǔn)寄存器，故不同廠家不同型號(hào)的PHY該部分實(shí)現(xiàn)大同小異]，與10M/100M自協(xié)商相關(guān)的3個(gè)寄存器內(nèi)容分別如下：

PHY Control Register Register 0

在該寄存器中與自協(xié)商相關(guān)bit分別為：

bit12 AnegEn 該bit為自協(xié)商使能位（配置工程師需要保證雙絞線兩端的自協(xié)商使能位保持一致。如果一端自協(xié)商使能另一端自協(xié)商關(guān)閉，自協(xié)商使能這端會(huì)觸發(fā)并行檢測(cè)狀態(tài)機(jī)，可能會(huì)造成鏈路雙方的雙工狀態(tài)的不一致）；

bit9 RestartAneg 該bit為重新自協(xié)商使能位，當(dāng)本端自協(xié)商的廣告能力位有變化或者未能協(xié)商選擇鏈路雙方彼此最高階的廣告能力（如EMC等強(qiáng)電磁輻射造成的FLP Busrt信號(hào)畸變）時(shí)，需要軟件操作此bit設(shè)置1以重啟自協(xié)商進(jìn)程；

Auto-Negotiation Advertisement Register Register4

該本地廣告能力寄存器是10M/100M自協(xié)商的核心寄存器，現(xiàn)逐bit解釋：

bit15 AnegAdNxtPage 該bit為FLPBurst-BasePage的D15.NP，因?yàn)?0M/100M自協(xié)商只使用BasePage，故此bit永遠(yuǎn)為0；

bit14 Ack 該bit為FLPBurst-BasePage的D14.Ack，該bit由PHY芯片自協(xié)商狀態(tài)機(jī)自動(dòng)維護(hù)，軟件無(wú)需設(shè)置此bit；

bit13 AnegAdReFault 該bit為FLPBurst-BasePage的D13.RF，軟件周期需要讀PHYStatus RegisterRegister 1的bit4 RemoteFault的狀態(tài)值，然后同步設(shè)置到此bit；

bit12 Reserved 該bit為FLPBurst-BasePage的D12.XNP，因?yàn)?0M/100M自協(xié)商只使用BasePage，故此bit永遠(yuǎn)為0；

bit11 AnegAd Asymmetric Pause 該bit為FLPBurst-BasePage的D11.A6，但10M/100MPHY通常不支持非對(duì)稱流控，故此bit為Reserved，永遠(yuǎn)為0；

bit10 AnegAd Pause 該bit為FLPBurst-BasePage的D10.A5，該bit根據(jù)網(wǎng)絡(luò)管理員的實(shí)際應(yīng)用需求靈活設(shè)置（置1有此能力，置0無(wú)此能力）；

bit9 AnegAd 100T4 該bit為FLPBurst-BasePage的D9.A4，因?yàn)?00Base-T4該物理層標(biāo)準(zhǔn)已經(jīng)被淘汰，故該bit永遠(yuǎn)為0；

bit8 AnegAd100FDX 該bit為FLPBurst-BasePage的D8.A3，該bit為100Base-TX全雙工能力，根據(jù)網(wǎng)絡(luò)管理員的實(shí)際應(yīng)用需求靈活設(shè)置（置1有此能力，置0無(wú)此能力）；

bit7 AnegAd100HDX 該bit為FLPBurst-BasePage的D7.A2，該bit為100Base-TX半雙工能力，根據(jù)網(wǎng)絡(luò)管理員的實(shí)際應(yīng)用需求靈活設(shè)置（置1有此能力，置0無(wú)此能力）；

bit6 AnegAd10FDX 該bit為FLPBurst-BasePage的D6.A1，該bit為10Base-T全雙工能力，根據(jù)網(wǎng)絡(luò)管理員的實(shí)際應(yīng)用需求靈活設(shè)置（置1有此能力，置0無(wú)此能力）；

bit5 AnegAd10HDX 該bit為FLPBurst-BasePage的D5.A0，該bit為10Base-T半雙工能力，根據(jù)網(wǎng)絡(luò)管理員的實(shí)際應(yīng)用需求靈活設(shè)置（置1有此能力，置0無(wú)此能力）；

bit[4:0] Selector Field 該bits為FLPBurst-BasePage的D4:D0.[S4:S0]，該bits永遠(yuǎn)為1，表示該自協(xié)商為基于IEEE802.3以太網(wǎng)的自協(xié)商（比如該bits為0x4表示基于IEEE1394的自協(xié)商，該bits為0x5表示為基于INCITS的T10 SCSI、T11FC、T13 SATA的自協(xié)商）；

Link Partner Ability Register (Base Page)Register 5

該鄰居廣告能力狀態(tài)寄存器是將遠(yuǎn)端發(fā)送的FLPBurst-BasePage的信息存儲(chǔ)在本寄存器。如果自協(xié)商協(xié)商失敗從而鏈路雙方不能正常建立鏈接，相關(guān)驅(qū)動(dòng)工程師可以利用本寄存器進(jìn)行故障定位和分析。本寄存器bit定義與“Auto-Negotiation AdvertisementRegister Register 4”完全相同，故這里就不再贅述了。

10M/100M自協(xié)商基理

10M/100M自協(xié)商，主要協(xié)商的內(nèi)容為“速度雙工”和“流控”兩大類，下面就這兩大類內(nèi)容進(jìn)行闡述。

速度雙工協(xié)商

速度雙工主要靠設(shè)置“本地廣告能力寄存器Auto-Negotiation Advertisement Register Register 4”的bit9:5實(shí)現(xiàn)的。本端和遠(yuǎn)端選擇彼此都有的能力（bit9:5中的置1的相關(guān)bit）中優(yōu)先級(jí)高的那種能力作為本端PHY和遠(yuǎn)端PHY的實(shí)際工作的速度雙工狀態(tài)。

PHY能力優(yōu)先級(jí)由高到低排序如下：

100BASE-T2full duplex[需使用NextPage，實(shí)際是沒(méi)有芯片支持此能力]

100BASE-TX full duplex

100BASE-T2[需使用NextPage，實(shí)際是沒(méi)有芯片支持此能力]

100BASE-T4[實(shí)際是沒(méi)有芯片支持此能力]

100BASE-TX half duplex

10BASE-T full duplex

10BASE-T half duplex

例子1：本端PHY的“本地廣告能力寄存器Auto-Negotiation Advertisement Register Register 4”的bit9:5=2b01111；雙絞線另一側(cè)的遠(yuǎn)端PHY的“本地廣告能力寄存器Auto-Negotiation Advertisement Register Register 4”的bit9:5=2b00101。此時(shí)他倆的彼此能力的交集為bit9:5=2b00101,即雙絞線鏈路雙方都支持的PHY能力為bit5=1(10BASE-T half duplex)和bit7=1（100BASE-T half duplex），并且因?yàn)閮?yōu)先級(jí)順序?yàn)?00BASE-T half duplex>10BASE-T half duplex，故此時(shí)本端和遠(yuǎn)端速度雙工自協(xié)商的結(jié)果為“100BASE-T half duplex”；

例子2：本端PHY的“本地廣告能力寄存器Auto-Negotiation Advertisement Register Register 4”的bit9:5=2b01110；雙絞線另一側(cè)的遠(yuǎn)端PHY的“本地廣告能力寄存器Auto-Negotiation Advertisement Register Register 4”的bit9:5=2b00110。此時(shí)他倆的彼此能力的交集為bit9:5=2b00110,即雙絞線鏈路雙方都支持PHY能力為bit6=1(10BASE-T full duplex)和bit7=1（100BASE-T half duplex），并且因?yàn)閮?yōu)先級(jí)順序?yàn)?00BASE-T half duplex>10BASE-T full duplex，故此時(shí)本端和遠(yuǎn)端速度雙工自協(xié)商的結(jié)果為“100BASE-T half duplex”；

例子3：本端PHY的“本地廣告能力寄存器Auto-Negotiation Advertisement Register Register 4”的bit9:5=2b01010；雙絞線另一側(cè)的遠(yuǎn)端PHY的“本地廣告能力寄存器Auto-Negotiation Advertisement Register Register 4”的bit9:5=2b00101。此時(shí)他倆的彼此能力的交集為bit9:5=2b00000,即雙絞線鏈路雙方?jīng)]有PHY能力交集，故此時(shí)本端和遠(yuǎn)端永遠(yuǎn)無(wú)法建立正確鏈接。

寫到這里，可能有小伙伴感覺(jué)到疑惑，既然88e6097F PHY默認(rèn)支持bit9:5=2b01111，為什么還有將部分PHY能力主動(dòng)設(shè)置為0的需求。講到這里我們必須有一個(gè)基本的認(rèn)知就是：10Base-T全雙工的可靠性和鏈路冗余度是遠(yuǎn)遠(yuǎn)強(qiáng)于100Base-TX全雙工的（通常cat5e的網(wǎng)線在100Base-TX時(shí)支持160米左右的無(wú)損傳輸，而cat5e的網(wǎng)線在10Base-T時(shí)支持210米左右的無(wú)損傳輸；同樣的輻射抗擾度RS的干擾下10Base-T的丟包率也遠(yuǎn)小于100Base-TX）。如果應(yīng)用層的實(shí)際單寬需求小于10Mbps,此時(shí)遠(yuǎn)端第三方設(shè)備bit9:5=2b01111（可能無(wú)用戶側(cè)配置接口）的場(chǎng)景下，本端可以主動(dòng)設(shè)置bit9:5=2b00011，以保證本端遠(yuǎn)端最終協(xié)商于10Base-T全雙工模式。

流控協(xié)商

流控主要靠設(shè)置“本地廣告能力寄存器Auto-Negotiation Advertisement Register Register 4”的bit11:10實(shí)現(xiàn)的。軟件通過(guò)本端和遠(yuǎn)端的bit11:10的各種組合進(jìn)行對(duì)本端MAC的tx和rx方向的802.3流控進(jìn)行設(shè)置，因?yàn)?0/100M PHY不支持非對(duì)稱流控，故bit11永遠(yuǎn)為0，具體規(guī)則如下表：

MAC-PCS控制寄存器需要軟件根據(jù)“PHY-AN廣告寄存器”和“PHY-AN LP廣告狀態(tài)寄存器”的內(nèi)容進(jìn)行動(dòng)態(tài)更新配置，交換芯片硬件并不會(huì)自動(dòng)聯(lián)動(dòng)。

流控設(shè)置之所以有上表的規(guī)則要求，是需要保證雙絞線鏈路雙方的流控狀態(tài)一致。如果出現(xiàn)一端流控使能，一端流控關(guān)閉，在鏈路擁塞時(shí)不但不能享受流控的優(yōu)點(diǎn)，反而會(huì)引起鏈路中出現(xiàn)大量Pause流控幀使已經(jīng)擁塞的鏈路更加擁塞。




審核編輯：劉清