優(yōu)秀網(wǎng)文分享,作者:百芯 EMA
今天給大家分享的是:混合PCB 布局技巧,包括:組件放置、電路板分層,接地等注意事項(xiàng)。
一、元器件放置
在元器件放置的時候要遵循原理圖的信號路徑,還需要為走線提供空間。除此之外,要遵循以下放置規(guī)則:
電源部分應(yīng)緊湊地放置在一起,并適當(dāng)?shù)娜ヱ顚?shí)現(xiàn)電源完整性
去耦電容應(yīng)盡可能靠近各個器件放置
連接器應(yīng)放置在板的邊緣
遵循高頻組件的原理圖流程
大型存儲設(shè)備和處理器(例如時鐘發(fā)生器和控制器)應(yīng)放置在電路板的中心
元器件放置
二、模擬和數(shù)字模塊分離
為了最大限度地減少模擬和數(shù)字信號的公共返回路徑,要將模擬和數(shù)字模塊分開,防止模擬信號與數(shù)字信號混合。
模擬和數(shù)字電路分離
上圖顯示了模擬和數(shù)字電路分離的一個示例。在劃分模擬部分和數(shù)字部分時,應(yīng)牢記以下幾點(diǎn):
建議在模擬平面安裝精密的模擬元件,例如放大器和基準(zhǔn)電壓源。另一側(cè)/數(shù)字平面必須用于噪聲數(shù)字組件,例如邏輯控制和定時塊。
系統(tǒng)中的模數(shù)轉(zhuǎn)換器 (ADC) 或數(shù)模轉(zhuǎn)換器 (DAC) 是混合信號且具有低數(shù)字電流,其處理方式與模擬組件在模擬系統(tǒng)中的處理方式類似。
對于具有大量高電流 ADC 和 DAC 的設(shè)計(jì),建議將模擬電源和數(shù)字電源分開。換句話說,DVDD應(yīng)該連接到數(shù)字部分,而AVCC必須連接到模擬部分。
微處理器和微控制器產(chǎn)生的空間和熱量可能很大。為了改善散熱,這些組件必須放置在電路板的中心,并且必須靠近它們要連接的電路塊。
三、跟蹤路由
將所有組件正確放置在最佳位置并建立適當(dāng)?shù)慕拥仄矫婧?,大多?shù)路線自然會遵循正確的路徑。但是,在跟蹤路由時應(yīng)牢記以下準(zhǔn)則:
信號路徑應(yīng)盡可能直接且短
具有高速信號路徑的層應(yīng)有一個與其相鄰的接地層,以確保正確的返回信號
高速電路特別敏感,需要遵循原理圖中布置的信號路徑
通過使用短、直接和寬的走線來減少電源布線中的電感
在布線走線和過孔時不要創(chuàng)建天線
電源布線應(yīng)該短、緊湊并且應(yīng)該有寬走線
布線需要保持?jǐn)?shù)字和模擬電路元件之間的隔離
接地很重要,特別是對于連接數(shù)字和模擬分區(qū)區(qū)域的走線
四、電源模塊
電源是電路的重要組成部分,需要小心處理。一般來說,電源模塊必須靠近其供電的組件,同時與電路的其余部分隔離。
當(dāng)復(fù)雜系統(tǒng)中的設(shè)備具有許多電源引腳時,可以為模擬和數(shù)字部分使用專用電源模塊,以防止噪聲數(shù)字干擾。
為了減少電感并防止電流限制,電源線應(yīng)短而直,并使用寬走線。
電源模塊
五、解耦
為了滿足系統(tǒng)所需的性能,工程師必須考慮的關(guān)鍵因素之一是電源抑制比 (PSRR)。設(shè)備的性能最終由 PSRR 決定,PSRR 評估設(shè)備對電源變化的敏感度。
為了保持理想的 PSRR,需要防止高頻能量進(jìn)入器件。為此,使用電解電容和陶瓷電容的組合,可以有效地將器件電源與高阻抗接地層隔離。
有效去耦是為了在電路運(yùn)行時有一個低噪聲環(huán)境?;疽?guī)則是提供盡可能最短的路徑,使電流更容易返回。
下面為一些通用解耦方法:
低電感陶瓷電容用于降低高頻噪聲,而電解電容則通過充當(dāng)瞬態(tài)電流的電荷庫來降低電源上的低頻噪聲。此外,鐵氧體磁珠是可選的,但可以增強(qiáng)高頻噪聲的隔離和去耦。
去耦電容需要盡可能靠近器件的電源引腳放置。為了減少額外的串聯(lián)電感,應(yīng)使用過孔或短線將這些電容連接到低阻抗接地層的大部分。
器件的電源引腳應(yīng)盡可能靠近器件。應(yīng)使用較小的電容(通常為 0.01F 至 0.1F),這種配置避免了當(dāng)多個輸出同時切換時設(shè)備以不穩(wěn)定的方式運(yùn)行。電解電容與設(shè)備電源引腳之間的距離不應(yīng)超過一英寸(平均10F至100F)。
可以使用靠近器件 GND 引腳的過孔將去耦電容T形連接到接地層,以簡化結(jié)構(gòu)而不是構(gòu)建走線。
具體的可以看下圖:
電源引腳的去耦技術(shù)
六、PCB 分層
在PCB布線之前,要考慮好 PCB 的疊層,不然會影響系統(tǒng)設(shè)計(jì)允許的返回路徑。
4 層 PCB 示例
上圖 顯示了電路板各層的直觀表示。下圖詳細(xì)介紹了典型 PCB 的設(shè)置:
典型 PCB圖層
高性能數(shù)據(jù)收集系統(tǒng)通常應(yīng)包含四層或更多層。輔助信號通常用在底層,而數(shù)字/模擬信號通常用在頂層。通過充當(dāng)阻抗控制信號的參考層,第二層(也稱為接地層)可降低 IR 壓降并保護(hù)頂層的數(shù)字信號。電源層位于第三層。
由于它們提供了額外的層間電容,電源層和接地層必須彼此靠近,以便電源在高頻下解耦。
優(yōu)秀網(wǎng)文分享,作者:百芯 EMA
七、PCB 銅電阻
銅的電阻在混合信號 PCB 布局中也很重要,銅走線可以形成良好的互連和接地層。
大多數(shù) PCB 使用 1 oz 銅,但高功率部分可能使用 2 或 3 oz銅。25℃時銅的電阻率為1.724X10 -6 Ω/cm。
常見的1盎司銅箔厚度為0.036 mm(0.0014in),電阻為0.48 mΩ/平方。例如,PCB 上常用的 0.25 mm(10 mil)寬走線的電阻/長度約為 19 mΩ/cm(48 mΩin)。
PCB 走線電阻可能是混合信號 IC 的誤差源。對于具有 5 kΩ 輸入電阻的 16 位 ADC,通過 5 cm 0.25 mm寬的 1 oz銅驅(qū)動,軌道電阻為 0.1 Ω,并與 5 kΩ 負(fù)載形成分壓器,產(chǎn)生 0.1 的誤差/5 k(約 0.0019%),高于 16 位的 1 LSB (0.0015%),如下所示:
PCB 走線電阻是混合信號 PCB 中的一個重要因素
在實(shí)際應(yīng)用中可能更嚴(yán)重,因?yàn)檫@忽略了返回路徑和 25 °C 時銅的 0.4%/°C 溫度系數(shù)。在處理低阻抗精密電路時,銅的電阻對于成功的設(shè)計(jì)至關(guān)重要。
八、接地
1、單接地層
最好的辦法是對具有單個低數(shù)字電流 ADC 或 DAC 的混合信號系統(tǒng)使用單個實(shí)心接地層。
為了理解單個接地層的重要性,這里需要分析返回電流。術(shù)語“返回電流”描述了完成電路環(huán)路并流回地的電流。整個 PCB 布局中必須遵循每個返回路徑,以避免混合信號干擾。
使用實(shí)心接地層的系統(tǒng)的返回電流
上圖的簡單電路說明了單個實(shí)心接地層相對于多個接地層的優(yōu)勢。存在與信號電流相等但相反的返回電流。當(dāng)返回電流返回接地層中的源時,該返回電流將采用電阻最小的路徑。
電阻最小的路線(通常是設(shè)備接地參考之間的直線)將跟隨低頻傳輸?shù)姆祷仉娏?。然而,一部分返回電流將嘗試沿著信號通道返回以進(jìn)行更高頻率的傳輸。這是因?yàn)檠卦撏ǖ赖妮敵龊头祷仉娏髦g產(chǎn)生的阻抗較低且環(huán)路較小。
2、獨(dú)立的模擬地和數(shù)字地
另一種典型的策略是將接地層分為兩半:模擬接地層和數(shù)字接地層。這適用于具有大量混合信號組件和高數(shù)字電流要求的更復(fù)雜的系統(tǒng)。下圖顯示了具有劃分接地層的系統(tǒng)的圖示。
使用分離接地層的系統(tǒng)的返回電流
消除接地層斷裂并允許返回電流采取更直接的路徑,通過星形接地結(jié)流回,是為具有單獨(dú)接地層的系統(tǒng)實(shí)現(xiàn)整體接地的最簡單方法。在混合信號布局中,模擬和數(shù)字接地層的交叉點(diǎn)稱為星形接地。
星形接地可以連接到常見系統(tǒng)中模擬和數(shù)字接地層之間的典型薄連續(xù)連接。對于更復(fù)雜的系統(tǒng),通常通過將跳線分流到接地連接來執(zhí)行星形接地。
由于星形接地沒有電流,因此不需要高載流接頭和跳線分流器。星形接地的主要功能是保證兩個接地的參考電平相同。
另一方面,由于星形接地還在一個位置連接兩個接地,因此具有 AGND 和 DGND 引腳的混合信號器件可以連接到各自的接地層。這將精密的模擬電路與高噪聲數(shù)字電流分開,這些電流通過數(shù)字電源,一直到達(dá)數(shù)字接地層,然后返回?cái)?shù)字電源。
多層 PCB 必須實(shí)現(xiàn) AGND 和 DGND 平面的完全隔離。
九、電磁干擾屏蔽
在解決了接地反彈、串?dāng)_、電源噪聲和其他干擾之后,電路扔可能遭受電磁干擾或 EMI。這可能會導(dǎo)致各種問題,例如:
無線通信的干擾
通訊中斷
傳感器數(shù)據(jù)損壞
部件故障
軟件錯誤和故障
處理 EMI 的有效方法之一是使用足夠量的金屬屏蔽。優(yōu)選地,屏蔽應(yīng)形成法拉第籠,從所有六個側(cè)面和接地層覆蓋電路。
盡管使用屏蔽可以阻止大部分傳入的 EMI,還必須解決熱冷卻問題,并允許信號輸入和輸出。
優(yōu)秀網(wǎng)文分享,作者:百芯 EMA
來源地址:
https://www.toutiao.com/article/7280802445142409787/
如果看到這里,請點(diǎn)贊、收藏、分享三連!
限時免費(fèi)掃碼進(jìn)群,交流更多行業(yè)技術(shù)
審核編輯 黃宇
-
pcb
+關(guān)注
關(guān)注
4326文章
23170瀏覽量
400100 -
模擬
+關(guān)注
關(guān)注
7文章
1430瀏覽量
83990 -
電源模塊
+關(guān)注
關(guān)注
32文章
1718瀏覽量
93175 -
數(shù)字信號
+關(guān)注
關(guān)注
2文章
982瀏覽量
47675 -
布局
+關(guān)注
關(guān)注
5文章
272瀏覽量
25059
發(fā)布評論請先 登錄
相關(guān)推薦
GeneSiC MOSFETs的PCB布局建議
![GeneSiC MOSFETs的<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>建議](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
PCB圖繪制實(shí)例操作
![<b class='flag-5'>PCB</b>圖繪制<b class='flag-5'>實(shí)例</b>操作](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
華為PCB的EMC設(shè)計(jì)指南
![華為<b class='flag-5'>PCB</b>的EMC設(shè)計(jì)指南](https://file1.elecfans.com/web3/M00/06/0C/wKgZO2eHGROAJLJYAAARXQSyXzo416.jpg)
104條關(guān)于PCB布局布線的小技巧
![104條關(guān)于<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>布線的小技巧](https://file1.elecfans.com/web3/M00/05/13/wKgZO2d8ghSAaQKsAAAaMQHPhKs513.jpg)
pcb設(shè)計(jì)中布局的要點(diǎn)是什么
基于ADI LTC1871的實(shí)例分析穩(wěn)壓器PCB布局帶來的影響
![基于ADI LTC1871的<b class='flag-5'>實(shí)例</b>分析穩(wěn)壓器<b class='flag-5'>PCB</b><b class='flag-5'>布局</b>帶來的影響](https://file1.elecfans.com/web2/M00/E5/E4/wKgZomZFaNCAZ5SiAACazW4mYzg777.png)
pcb元件布局調(diào)整時應(yīng)注意哪些問題
![<b class='flag-5'>pcb</b>元件<b class='flag-5'>布局</b>調(diào)整時應(yīng)注意哪些問題](https://file1.elecfans.com/web2/M00/C5/FA/wKgaomX6PzuARiBfAAKd2c_znIg466.png)
DC電源模塊的 PCB設(shè)計(jì)和布局指南
![DC電源模塊的 <b class='flag-5'>PCB</b>設(shè)計(jì)和<b class='flag-5'>布局</b>指南](https://file1.elecfans.com/web2/M00/C3/9A/wKgaomXmu_qAVnzDADa94fpVXrs639.png)
評論