制造過程連接著設(shè)計(jì)師和大規(guī)模生產(chǎn) PCB 的公司。設(shè)計(jì)者必須了解,該過程涉及相關(guān)成本,這意味著工作時(shí)間和工程材料的表面積都需要優(yōu)化。拼版是一種用于同時(shí)大規(guī)模生產(chǎn)多塊電路板的技術(shù),這些電路板放置在一個(gè)陣列中,以加快裝配進(jìn)度。
在整個(gè) PCB 設(shè)計(jì)結(jié)束后,電路板需要在 SMT 貼片流水線上安裝元器件。每個(gè) SMT 加工工廠會(huì)根據(jù)流水線的加工要求,對(duì)電路板的合適尺寸做出規(guī)定。如果電路板尺寸過小或過大,流水線上固定電路板的工裝將無法固定。那么,如果電路板本身尺寸小于工廠規(guī)定的尺寸怎么辦?這就需要對(duì)電路板進(jìn)行拼板,將多個(gè)電路板拼成一整塊。拼板對(duì)于高速貼片機(jī)和波峰焊都能顯著提高效率。拼板主要是為了主要是減少材料的浪費(fèi),提高生產(chǎn)效率。
Cadence從SPB17.4版本開始,將Fab Panelization Tool作為PCB Editor的基本功能,讓設(shè)計(jì)師們,在完成了單板設(shè)計(jì)后,很方便地在Allegro PCB Editor環(huán)境中,快速實(shí)現(xiàn)單板的拼版設(shè)計(jì),以優(yōu)化制造過程。Cadence的Allegro PCB Editor中的Fab Panelization Tool是一個(gè)簡(jiǎn)化拼版文檔處理的應(yīng)用程序。
1
Fab Panelization Tool拼版功能涵蓋:
?拼版僅在布局的基礎(chǔ)上設(shè)置,不需要原理圖。
?實(shí)際的Board數(shù)據(jù)鏈接到拼版數(shù)據(jù)進(jìn)行自動(dòng)更新。
?也支持混合拼版,這意味著可以將不同的電路板數(shù)據(jù)引入到同一個(gè)拼版數(shù)據(jù)中。
?Board可以單獨(dú)放置,也可以通過指定陣列來放置。
?每塊Board都可以在拼版數(shù)據(jù)中進(jìn)行單獨(dú)旋轉(zhuǎn)和/或鏡像。
?更新過程是完全自動(dòng)化的。
?如果需要更新,包括自動(dòng)和手動(dòng)通知(Board已修改)
?使用來自PCB Editor的經(jīng)過驗(yàn)證的mdd技術(shù)(設(shè)計(jì)重用,Replicate放置)。
為了讓設(shè)計(jì)師盡快掌握Fab Panelization Tool工具的使用,本文將介紹如何使用AllegroPCB Editor 進(jìn)行拼版設(shè)計(jì)。
01
創(chuàng)建brd數(shù)據(jù)
進(jìn)行拼版設(shè)計(jì),必須創(chuàng)建一個(gè)新的brd數(shù)據(jù)。在新的brd數(shù)據(jù)中,必須添加Design_Outline、Outline、Route_Keepin、Package_Keepin等信息,添加標(biāo)記、切割標(biāo)記等機(jī)械信息來準(zhǔn)備新的brd數(shù)據(jù)。由于PCB板制造商使用不同的尺寸,建議將拼版數(shù)據(jù)定義為Mechanical Symbol形式以供重復(fù)使用。
啟動(dòng)PCB Editor工具,打開pcb_context目錄下的panel_start.brd文件,如圖所示:
02
Fab Panelization Tool
在PCB Editor中,選擇Manufacture下拉菜單選擇Fab Panelization Tool,如圖所示:
03
設(shè)置數(shù)據(jù)
當(dāng)進(jìn)入Panelization界面后,選擇Setup選項(xiàng)卡,如圖所示:
1)在Designs區(qū)域里,第一行中點(diǎn)擊Browse字段,會(huì)出現(xiàn)一個(gè)文件瀏覽器,導(dǎo)航到您想要定義拼版的brd數(shù)據(jù)。選擇pcb_context/boards/project1/amplifier.brd文件,如圖所示:
在這一步,如果勾選了Use relative design path,Designlocation將顯示為brd數(shù)據(jù)的相對(duì)路徑,如圖所示:
2)在拼版設(shè)計(jì)過程中,希望生成拼版的裝配圖,包括原始(非前綴)Refdes,拼版中的每一塊子板保持原始的Refdes維持不變。因此,需要在Design ontents中,勾選Artwork based,確保系統(tǒng)自動(dòng)將原始brd中的Refdes-Silkscreen層的信息,分別復(fù)制到系統(tǒng)新建的Package Geometry-Pnl_Refdes層中,設(shè)置如圖所示:
04
創(chuàng)建模塊(Module)
點(diǎn)擊Create Modules,按下此按鈕,PCB Editor將打開Designs欄中指定的brd板,并為其創(chuàng)建一個(gè)模塊。此外,將提取交互式放置所需的尺寸信息和實(shí)際輪廓數(shù)據(jù)。如圖所示:
05
放置模塊
點(diǎn)擊Place,系統(tǒng)將彈出Panelization放置界面,在Manual placement區(qū)域,設(shè)置Columns為2、Rows為4、Offset X為130、Offset Y為100;在Mode區(qū)域,選擇Place instance array;Options區(qū)域,勾選Display actual outline,系統(tǒng)將以實(shí)際PCB板的Outline為PCB板邊框顯示輪廓,如圖所示:
一旦您在拼版數(shù)據(jù)中指定了位置,板子將顯示為模塊實(shí)體。
-
pcb
+關(guān)注
關(guān)注
4326文章
23170瀏覽量
400109 -
smt
+關(guān)注
關(guān)注
40文章
2931瀏覽量
69711 -
allegro
+關(guān)注
關(guān)注
42文章
664瀏覽量
145575
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
PCB拼板必備技巧:如何避免生產(chǎn)中的常見問題?
建議DFM工具里的拼版在完善一下
Cadence官方出品CadencePCBViewers
Cadence Allegro 17.4PCB阻抗分析功能操作說
原來手機(jī)SIM卡的PCB設(shè)計(jì)是這樣的!
Cadence快板PCB培訓(xùn)
Allegro X 23.11 版本更新 I PCB 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定
![<b class='flag-5'>Allegro</b> X 23.11 版本更新 I <b class='flag-5'>PCB</b> 設(shè)計(jì):DFA_BOUND 用于 DFA 規(guī)則設(shè)定](https://file.elecfans.com/web2/M00/27/37/poYBAGHBmA2AD7e7AAAahjWuYP4250.jpg)
pcb設(shè)計(jì)
如何使用Allegro PCB Editor進(jìn)行拼版加工數(shù)據(jù)輸出
![如何使用<b class='flag-5'>Allegro</b> <b class='flag-5'>PCB</b> <b class='flag-5'>Editor</b>進(jìn)行<b class='flag-5'>拼版</b>加工數(shù)據(jù)輸出](https://file.elecfans.com/web2/M00/27/37/poYBAGHBmA2AD7e7AAAahjWuYP4250.jpg)
Allegro PCB Editor實(shí)現(xiàn)混合拼版設(shè)計(jì)
![<b class='flag-5'>Allegro</b> <b class='flag-5'>PCB</b> <b class='flag-5'>Editor</b><b class='flag-5'>實(shí)現(xiàn)</b>混合<b class='flag-5'>拼版設(shè)</b>計(jì)](https://file.elecfans.com/web2/M00/27/37/poYBAGHBmA2AD7e7AAAahjWuYP4250.jpg)
評(píng)論