2024年4月9日，由廣東省半導體行業(yè)協(xié)會（GDSIA）主辦的中國（深圳）半導體設計高峰論壇在深圳會展中心（福田）成功舉辦，本次論壇聚焦最新芯片設計思路和方法，為半導體領域互融互通提供了一個交流分享的平臺，奇捷科技（Easy-Logic Technology）研發(fā)VP袁峰博士受邀參會并發(fā)表《增量式設計流程（ECO），助力企業(yè)攻克芯片設計難題》的主題演講。

隨著數字芯片設計規(guī)格日趨復雜、市場競爭愈發(fā)激烈，芯片設計成本和流片費用隨之大幅提升，Time to Market不斷加快。在這種背景下，如何保證產品能夠在計劃的時間內完成、盡可能地降低成本與風險已經成為眾多芯片設計公司的極大痛點，而這一問題則可以通過增量式設計（ECO）來解決。據袁峰博士介紹，奇捷科技在這一領域已經深耕數年，在形式驗證、邏輯綜合、邏輯優(yōu)化、邏輯變更等多方面都有扎實的數字芯片設計前端技術積累，推出的Functional ECO工具，已經幫助眾多芯片設計公司解決了設計難題。

袁峰博士演講中提到，ECO對芯片設計企業(yè)具有極其重要的戰(zhàn)略價值，可以有效地保障項目進度，拯救已經流片的錯誤芯片，并且無需重新流片即可進行升級換代，袁峰博士也分享了一些實際應用案例，在一些要做版本升級的芯片設計項目當中，手工修改解決不了，用ECO工具則有效地解決了這些問題，比如通過Metal ECO的方式，改動幾根金屬層的連線，從而實現(xiàn)新的功能，無需重新流片；在一些改動較大的項目中，如果無法通過更改金屬層連線來解決，通過ECO 工具，也不需要重新組織團隊重做項目，而是用pre-mask的方式快速完成迭代，幫助用戶極大地降低了時間和金錢成本。

除了上述案例中提到的通過ECO完成產品改版升級的需求，袁峰博士也表示，隨著近些年用戶需求不斷涌現(xiàn)，對Functional ECO的需求也變得越來越多樣化，比如在對邏輯功能進行變更的同時也要進行DFT掃描鏈的變更（DFT ECO）、在低功耗設計中對于功耗設計部分進行變更（UPF ECO）等等需求，F(xiàn)unctional ECO的重要性越發(fā)凸顯，奇捷科技未來也將持續(xù)深耕，完成增量式設計流程的完整工具鏈，幫助各芯片設計公司攻克IC設計全流程中各個階段出現(xiàn)的ECO難題，也期待未來和產業(yè)界有更多的合作和交流，共同推動半導體產業(yè)的協(xié)同創(chuàng)新和發(fā)展。