信號(hào)完整性—系統(tǒng)化設(shè)計(jì)方法及案例分析
■ 無論高速板還是低速板或多或少都會(huì)涉及信號(hào)完整性問題。仿真或者guideline的確可以解決部分問題,但無法覆蓋全部風(fēng)險(xiǎn)點(diǎn),對(duì)高危風(fēng)險(xiǎn)點(diǎn)失去控制經(jīng)常導(dǎo)致設(shè)計(jì)失敗,保證設(shè)計(jì)成功需要系統(tǒng)化的設(shè)計(jì)方法。
■ 許多工程師對(duì)信號(hào)完整性知識(shí)有所了解,但干活時(shí)卻無處著手。把信號(hào)完整性設(shè)計(jì)落到實(shí)處,也需要清晰的思路和一套可操作的方法。
■ 系統(tǒng)化設(shè)計(jì)方法是于爭(zhēng)博士多年工程設(shè)計(jì)中摸索總結(jié)出來的一套穩(wěn)健高效的方法,讓設(shè)計(jì)有章可循,快速提升工程師的設(shè)計(jì)能力。
Signal Integrity
LEARNING
課程知識(shí)要點(diǎn)學(xué)習(xí)
傳輸線、參考平面、返回電流
通過了解信號(hào)傳播和電流環(huán)路,我們優(yōu)化傳輸線以實(shí)現(xiàn)最小延遲,考慮等效介電常數(shù)和特性阻抗,同時(shí)考慮返回電流的空間分布及其通過參考平面上表層、內(nèi)層和相鄰導(dǎo)體的路徑,包括從BGA球位置觀察的情況。
線間串?dāng)_及其他耦合干擾
處理線間串?dāng)_來降低噪聲,考慮影響串?dāng)_的參數(shù),如線間和線與孔的耦合,以及由層缺陷和線與平面、元器件和回流路徑之間的耦合引起的層間串?dāng)_,包括線與孔間串?dāng)_和向無關(guān)電源注入噪聲。
反射、端接、拓?fù)浣Y(jié)構(gòu)
通過管理反射、端接和各種拓?fù)浣Y(jié)構(gòu),我們確保信號(hào)完整性,評(píng)估信號(hào)合規(guī)性,采用不同的端接方法,并了解特定設(shè)計(jì)場(chǎng)景中不同拓?fù)浣Y(jié)構(gòu)的特性。
差分對(duì)及模態(tài)轉(zhuǎn)換
通過匹配阻抗、分析差分和共模阻抗,并跟蹤完整的電流環(huán)路中的返回電流,來管理差分對(duì)和模態(tài)轉(zhuǎn)換,同時(shí)解決返回路徑中的不連續(xù)性,區(qū)分松緊耦合系統(tǒng),平衡干擾和損耗。
Gbps 阻抗連續(xù)性問題
解決來自布線路徑、過孔和參考平面特征的Stub效應(yīng),優(yōu)化AC電容腔體,減輕由焊盤引入的阻抗不連續(xù)性,并考慮多個(gè)阻抗不連續(xù)點(diǎn)對(duì)信號(hào)質(zhì)量的影響,包括差分過孔結(jié)構(gòu)。
PDN系統(tǒng)設(shè)計(jì)及優(yōu)化
在電源傳輸網(wǎng)絡(luò)(PDN)設(shè)計(jì)和優(yōu)化中,我們分析數(shù)字IO端口的瞬態(tài)電流,建立PDN系統(tǒng)模型,并設(shè)計(jì)目標(biāo)阻抗方法,考慮電容的頻域特性、安裝電感、并聯(lián)電容、影響諧振峰的因素以及配置電容網(wǎng)絡(luò)的方法,以解決PDN阻抗不滿足規(guī)范的問題,包括磁珠濾波器的特性和參數(shù)計(jì)算。
講師資歷介紹
#于博士#
著名實(shí)戰(zhàn)型信號(hào)完整性設(shè)計(jì)專家
擁有《信號(hào)完整性揭秘--于博士SI設(shè)計(jì)手記》 《Cadence SPB15.7 工程實(shí)例入門》等多本學(xué)術(shù)及工程技術(shù)專著。錄制的《Cadence SPB15.7 快速入門視頻教程(60集)》深受硬件工程師歡迎。
于博士有15年的高速電路設(shè)計(jì)經(jīng)驗(yàn),專注于系統(tǒng)化設(shè)計(jì),曾處理過多種電路板類型,信號(hào)速率超過12Gbps,單電壓軌道電流最大達(dá)到70安培。曾為多家知名企業(yè)和科研院所提供咨詢及培訓(xùn)服務(wù),覆蓋通信電子、醫(yī)療器械、汽車電子等多個(gè)行業(yè)。
2024年5月24-25日
本課程深入探討了信號(hào)完整性(SI)和電源完整性(PI)的關(guān)鍵知識(shí),以案例為線索,系統(tǒng)介紹了設(shè)計(jì)方法和執(zhí)行步驟。讓設(shè)計(jì)有章可循!理清設(shè)計(jì)思路,掌握一套可操作的設(shè)計(jì)方法,把信號(hào)完整性設(shè)計(jì)真正落到實(shí)處。
此課程每年只開設(shè)一次,機(jī)會(huì)難得,欲學(xué)者不可錯(cuò)過!
-
信號(hào)
+關(guān)注
關(guān)注
11文章
2807瀏覽量
77129 -
信號(hào)完整性
+關(guān)注
關(guān)注
68文章
1417瀏覽量
95642 -
返回電流
+關(guān)注
關(guān)注
0文章
7瀏覽量
7015
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
PCB信號(hào)完整性探討-PPT
![PCB<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>探討-PPT](https://file1.elecfans.com/web3/M00/06/0A/wKgZPGeHLKeAJg2MAABWvTHrfqY227.png)
聽懂什么是信號(hào)完整性
![聽懂什么是<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>](https://file.elecfans.com/web2/M00/83/06/poYBAGOX2z6AA2hEAAA94Gv7f9I634.png)
GND與信號(hào)完整性的關(guān)系
![](https://file1.elecfans.com/web2/M00/07/F3/wKgZombzyfyAb5IGAAKSOTLSKt4017.jpg)
高速PCB的信號(hào)完整性、電源完整性和電磁兼容性研究
把信號(hào)完整性設(shè)計(jì)落到實(shí)處
![把<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>設(shè)計(jì)落到實(shí)處](https://file.elecfans.com/web2/M00/3F/CE/pYYBAGJqCX2AbtM8AAANJ1_N7GA875.jpg)
評(píng)論