隨著數(shù)據(jù)中心為了滿足人工智能計算的龐大處理需求而變得越來越耗電，提高能效變得至關重要。與一般的搜索引擎請求相比，搭載人工智能的引擎需要消耗超過 10 倍的電力，預計在未來不到兩年的時間，全球數(shù)據(jù)中心的電力需求將達到約 1,000 太瓦時（TWh） 。從電網(wǎng)到處理器，電力需要經(jīng)過四次轉換來為人工智能請求的處理提供電能，這可能導致約 12% 的電力損耗。

安森美最新一代T10 PowerTrench系列和EliteSiC 650V MOSFET的強大組合為數(shù)據(jù)中心應用提供了一種完整解決方案，該方案在更小的封裝尺寸下提供了無與倫比的能效和卓越的熱性能。通過使用T10 PowerTrench系列和EliteSiC 650V解決方案，數(shù)據(jù)中心能夠減少約1%的電力損耗。如果在全球的數(shù)據(jù)中心實施這一解決方案，每年可以減少約10太瓦時的能源消耗，相當于每年為近百萬戶家庭提供全年的用電量。

EliteSiC 650V MOSFET提供了卓越的開關性能和更低的器件電容，可在數(shù)據(jù)中心和儲能系統(tǒng)中實現(xiàn)更高的效率。與上一代產(chǎn)品相比，新一代碳化硅(SiC) MOSFET的柵極電荷減半，并且將儲存在輸出電容(Eoss)和輸出電荷(Qoss)中的能量均減少了44%。與超級結 (SJ) MOSFET 相比，它們在關斷時沒有拖尾電流，在高溫下性能優(yōu)越，能顯著降低開關損耗。這使得客戶能夠在提高工作頻率的同時減小系統(tǒng)元件的尺寸，從而全面降低系統(tǒng)成本。

T10 PowerTrench 系列專為處理對 DC-DC 功率轉換級至關重要的大電流而設計，以緊湊的封裝尺寸提供了更高的功率密度和卓越的熱性能。這是通過屏蔽柵極溝槽設計實現(xiàn)的，該設計具有超低柵極電荷和小于 1 毫歐的導通電阻 RDS(on)。此外，軟恢復體二極管和較低的 Qrr 有效地減少了振鈴、過沖和電氣噪聲，從而確保了在應力下的最佳性能、可靠性和穩(wěn)健性。該組合解決方案還符合超大規(guī)模運營商所需的嚴格的開放式機架 V3 (ORV3) 基本規(guī)范，支持下一代大功率處理器。

T10 屏蔽柵極溝槽技術

功率級內(nèi)部的MOSFET必須能承受高電流，并對整個系統(tǒng)的效率產(chǎn)生顯著影響。導通損耗和開關損耗共同構成了晶體管上的功率耗散。需要考慮的主要參數(shù)包括導通電阻RDS(ON)、柵極電荷以及寄生元件等，它們能在導通損耗和開關損耗之間取得平衡。

安森美用于低壓和中壓 MOSFET 的新型 T10 技術是理想的選擇，該技術采用屏蔽柵極溝道設計，具有超低 QG 和 RDS(ON) < 1m 的特性。T10技術通過其行業(yè)領先的軟恢復體二極管（Qrr, Trr）減少了振鈴、過沖和噪聲，實現(xiàn)了性能與恢復特性之間的完美平衡。

FOM改進

T10屏蔽柵極溝槽技術主要針對DC-DC轉換應用，適用于各種需要 40V 和 80V MOSFET 的新型 48V 應用和傳統(tǒng) 12V 應用。該技術旨在優(yōu)化效率，降低輸出電容及關鍵性能指標，同時實現(xiàn)更低的導通電阻RDS(ON)和柵極電荷QG。其中，出色的40V溝槽技術產(chǎn)品NVMFWS0D4N04XM，RDS(ON)可低至0.42m?，采用小巧的5x6封裝。而對于80V的選項NVBLS0D8N08X，RDS(ON)則可低至0.79m?。對于低壓 FET，襯底電阻可能占 RDS(ON) 的很大一部分。

因此，隨著技術的進步，使用較低電阻率的襯底和減薄晶圓變得至關重要。在 T10 技術中，安森美成功減小了晶圓厚度，從而將 40V MOSFET 中襯底對 RDS(ON) 的影響從約 50% 減少到 22%。更薄的襯底也提高了器件的熱性能。

審核編輯：彭菁