在設(shè)計(jì)模擬采集電路時(shí)，ADC芯片的SPI通信總線(xiàn)的時(shí)序可能存在偶發(fā)異常，但如果異常出現(xiàn)概率很低，我們?cè)撊绾螌?duì)這種異常進(jìn)行定位呢？我們剛剛定位了客戶(hù)端波形異常的原因，本文正是實(shí)戰(zhàn)案例分享。

有工程師反饋：在產(chǎn)品測(cè)試過(guò)程中偶爾會(huì)出現(xiàn)通信故障，經(jīng)過(guò)系統(tǒng)性的分析，ZLG致遠(yuǎn)電子團(tuán)隊(duì)推測(cè)可能是ADC芯片的SPI通信總線(xiàn)時(shí)序偶發(fā)異常引起，但由于異常概率很低，我們?cè)撊绾螌?duì)SPI通信總線(xiàn)偶發(fā)的時(shí)序問(wèn)題進(jìn)行定位呢？

一、搭建測(cè)試環(huán)境

SPI總線(xiàn)測(cè)試點(diǎn)位于主機(jī)的主板底部，時(shí)鐘頻率大約為33MHz，屬高頻信號(hào)，所以對(duì)探頭的端接方式比較講究；為了方便測(cè)試，如圖1所示，用短線(xiàn)將測(cè)試點(diǎn)引出，探頭的地線(xiàn)也從前端自繞線(xiàn)引出，這樣可以提高信號(hào)完整性，減少示波器采樣對(duì)時(shí)序分析過(guò)程的影響。

圖1 探頭端接測(cè)試點(diǎn)

二、長(zhǎng)時(shí)間監(jiān)測(cè)定位異常

ZDS4000的時(shí)序分析軟件具備長(zhǎng)時(shí)間統(tǒng)計(jì)功能，下班后設(shè)置好示波器，對(duì)數(shù)據(jù)采集儀的SPI總線(xiàn)時(shí)序連續(xù)監(jiān)測(cè)一個(gè)晚上，第二天上班的時(shí)候，導(dǎo)出監(jiān)測(cè)分析結(jié)果，如圖2所示，一個(gè)晚上總共進(jìn)行了72185次測(cè)量，其中有1347次是測(cè)量失敗的，導(dǎo)致異常的原因是SPI的數(shù)據(jù)建立時(shí)間不滿(mǎn)足后級(jí)芯片的時(shí)序要求。示波器自動(dòng)保存了這1347份失敗的測(cè)試報(bào)告，打開(kāi)第1345份測(cè)試報(bào)告，如圖3所示，顯示了當(dāng)前建立時(shí)間為3.75ns（包含時(shí)序違規(guī)處截圖），不滿(mǎn)足后級(jí)芯片4ns建立時(shí)間的要求，而且歷史出現(xiàn)最差的時(shí)序是3.5ns，最好時(shí)序是8.5ns，問(wèn)題得以定位。

圖2 時(shí)序分析統(tǒng)計(jì)結(jié)果

圖3 測(cè)量結(jié)果失敗報(bào)表

三、定位問(wèn)題并做穩(wěn)定性驗(yàn)證

通過(guò)上述測(cè)試分析，SPI總線(xiàn)的建立時(shí)間偏小，保持時(shí)間偏大，調(diào)整時(shí)鐘信號(hào)時(shí)序延遲6.5ns左右，就可得到較好時(shí)序分析，即將數(shù)據(jù)信號(hào)建立時(shí)間和數(shù)據(jù)信號(hào)保持時(shí)間盡可能接近。整改之后再次用時(shí)序分析軟件對(duì)SPI總線(xiàn)進(jìn)行一夜的穩(wěn)定性測(cè)量，測(cè)量結(jié)果如圖4所示，進(jìn)行了72842次時(shí)序分析，所有測(cè)試都通過(guò)，且每一項(xiàng)測(cè)量項(xiàng)都PASS。之前的問(wèn)題項(xiàng)建立時(shí)間，最小值10.75ns，最大值13.5ns，非常完美，這顯示了 SPI總線(xiàn)的時(shí)序非常穩(wěn)定性。

圖4 時(shí)序分析測(cè)量結(jié)果

總結(jié)

時(shí)序的一致性和穩(wěn)定性分析，一直以來(lái)都是業(yè)界難題。當(dāng)前ZLG致遠(yuǎn)電子的時(shí)序一致性測(cè)試方案已經(jīng)免費(fèi)支持I2C、SPI、I2S和MIPI-RFFE，如果您有其它時(shí)序分析的需求，也可以在后臺(tái)聯(lián)系我們，我們將第一時(shí)間反饋給研發(fā)團(tuán)隊(duì)。