【現(xiàn)象描述】

某產(chǎn)品的結(jié)構(gòu)如圖2.58所示。

在進(jìn)行電源端口±2 kV、信號(hào)端口±1kV的電快速瞬變脈沖群（EFT/B）測(cè)試時(shí)發(fā)現(xiàn)，當(dāng)P1、P2、P3同時(shí)接地時(shí)，測(cè)試均不能通過(guò)；當(dāng)只有P1接地時(shí)，電源口的EFT/B測(cè)試可以通過(guò)，信號(hào)電纜1與信號(hào)電纜2測(cè)試均不能通過(guò)；當(dāng)P1、P2接地P3不接地時(shí)，電源口與信號(hào)電纜1（屏蔽電纜）的EFT/B測(cè)試可以通過(guò)，但是信號(hào)電纜2（屏蔽電纜）的EFT/B測(cè)試不能通過(guò)；當(dāng)P1、P3接地P2不接地時(shí)，電源口與信號(hào)電纜2的EFT/B測(cè)試可以通過(guò)，但是信號(hào)電纜3的EFT/B測(cè)試不能通過(guò)；當(dāng)P1、P2、P3都接地時(shí)，所有端口的EFT/B測(cè)試不能通過(guò)。

從以上結(jié)果看，沒有一種接地方式可以讓產(chǎn)品所有端口的EFT/B測(cè)試通過(guò)。

【原因分析】

要分析原因，先大致看看EFT/B信號(hào)干擾測(cè)試的特點(diǎn)與實(shí)質(zhì)。EFT/B（電快速瞬變脈沖群），由電路中的感性負(fù)載斷開時(shí)產(chǎn)生。其特點(diǎn)是不是單個(gè)脈沖，而是一連串的脈沖， 圖1.12所示是電快速瞬變脈沖群波形，而且其單個(gè)脈沖波形前沿t r可達(dá)5ns，半寬T可達(dá)50 ns,，這就注定了脈沖群干擾具有極其豐富的諧波成分。幅度較大的諧波頻率至少可以達(dá)到1/πt r，亦即可以達(dá)到60MHz左右，電源線、EUT、信號(hào)線與參考接地板之間均有寄生電容存在。這些寄生電容的存在給EFT/B 干擾提供高頻的注入路徑。因此，試驗(yàn)時(shí)EFT/B干擾電流會(huì)以共模的形式通過(guò)各種寄生電容注入到電路的各個(gè)部位，如圖2.59所示，對(duì)電路產(chǎn)生較大的影響。

一連串的脈沖可以在電路的輸入端產(chǎn)生累計(jì)效應(yīng)，使干擾電平的幅度最終超過(guò)電路的噪聲門限。從這個(gè)機(jī)理上看，脈沖串的周期越短，對(duì)電路的影響越大。當(dāng)脈沖串中的每個(gè)脈沖相距很近時(shí)，電路的輸入電容沒有足夠的時(shí)間放電，就又開始新的充電，容易達(dá)到較高的電平。當(dāng)這個(gè)電平足以影響電路正常的工作時(shí)，系統(tǒng)就表現(xiàn)出受到干擾。

實(shí)際上在EFT/B 試驗(yàn)中，整個(gè)試驗(yàn)的原理圖如圖2.60所示。

圖中，EFT為干擾源，測(cè)試時(shí)，干擾源分別施加在DC電源口，signal cable1上與signal cable2上；C1、C2是EUT電源輸入口的Y電容；C3、C4是信號(hào)電纜對(duì)參考地的分布電容；P1、P2、P3分別是三個(gè)可以接地的接地點(diǎn)；頂層PCB與底層PCB分別是這個(gè)EUT中的放置在上面的PCB板和放置在下面的PCB板，兩板信號(hào)之間通過(guò)排針互連。Z1～Zn表示信號(hào)排針的阻抗；Zg1表示地排針的阻抗；Zg2表示P2 、P3 之間互連PCB印制走線的阻抗。

EFT/B 干擾造成設(shè)備失效的機(jī)理是利用干擾信號(hào)對(duì)設(shè)備線路結(jié)電容的充電，在上面的能量積累到一定程度之后，就可能引起線路（乃至系統(tǒng)）出錯(cuò)。這個(gè)結(jié)電容充電的過(guò)程也就是EFT/B干擾的共模電流流過(guò)EUT的過(guò)程，流過(guò)EUT的共模電流的大小和時(shí)間直接決定了EFT/B試驗(yàn)結(jié)果。

圖2.60中的箭頭線表示試驗(yàn)時(shí)共模電流的流向，由此可見，在EFT/B的干擾源的遠(yuǎn)端接地會(huì)促進(jìn)EFT/B共模電流流過(guò)EUT內(nèi)部電路，當(dāng)共模電流流過(guò)內(nèi)部電路時(shí)，電流流經(jīng)的阻抗是決定干擾影響度的關(guān)鍵，如果阻抗較大，則就會(huì)有較大的壓降產(chǎn)生，即EUT會(huì)受到較大的干擾，阻抗較小則反之。在本產(chǎn)品中，上、下板之間通過(guò)排針互連顯然高頻下阻抗較大（一般一個(gè)PCB板上的接插件，有520μH的分布電感；一個(gè)雙列直插的24引腳集成電路插座，引入4μH~18μH的分布電感）。三個(gè)接地點(diǎn)之間也只是通過(guò)較窄的PCB走線互連，阻抗也較大。從這方面來(lái)說(shuō)，該EUT一方面需要單點(diǎn)接地來(lái)減小共模電流流過(guò)EUT內(nèi)部電路。另一方面，從阻抗分析及試驗(yàn)現(xiàn)象上看，三個(gè)接地點(diǎn)之間存在區(qū)別，或者說(shuō)三個(gè)接地點(diǎn)之間存在較大的阻抗，這樣一來(lái)需要通過(guò)一定的方法來(lái)降低三個(gè)接地點(diǎn)之間的阻抗，以使共模電流流過(guò)時(shí)，壓降較小，這對(duì)試驗(yàn)成功也非常有利。

關(guān)于地線的阻抗問(wèn)題再做以下補(bǔ)充說(shuō)明：

談到地線的阻抗引起的地線上各點(diǎn)之間的電位差能夠造成電路的誤動(dòng)作，許多人覺得不可思議。用歐姆表測(cè)量地線的電阻時(shí)，地線的電阻往往在毫歐姆級(jí)，電流流過(guò)這么小的電阻時(shí)怎么會(huì)產(chǎn)生這么大的電壓降，導(dǎo)致電路工作的異常。

要搞清這個(gè)問(wèn)題，首先要區(qū)分開導(dǎo)線的電阻與阻抗兩個(gè)不同的概念。電阻指的是在直流狀態(tài)下導(dǎo)線對(duì)電流呈現(xiàn)的阻抗，而阻抗指的是交流狀態(tài)下導(dǎo)線對(duì)電流的阻抗，這個(gè)阻抗主要是由導(dǎo)線的電感引起的。任何導(dǎo)線都有電感，當(dāng)頻率較高時(shí)，導(dǎo)線的阻抗遠(yuǎn)大于直流電阻，表2-2給出的數(shù)據(jù)說(shuō)明了這個(gè)問(wèn)題。在實(shí)際電路中，干擾的信號(hào)往往是脈沖信號(hào)，脈沖信號(hào)包含豐富的高頻成分，因此會(huì)在地線上產(chǎn)生較大的電壓。對(duì)于數(shù)字電路而言，干擾的頻率是很高的，因此地線阻抗對(duì)數(shù)字電路的影響是十分可觀的。

如果將10 Hz 時(shí)的阻抗近似認(rèn)為是直流電阻，可以看出當(dāng)頻率達(dá)到10 MHz時(shí)，對(duì)于1m長(zhǎng)導(dǎo)線，它的阻抗是直流電阻的1000倍至10萬(wàn)倍。因此對(duì)于射頻電流，當(dāng)電流流過(guò)地線時(shí)，電壓降是很大的。

從表2-2還可以看出，增加導(dǎo)線的直徑對(duì)于減小直流電阻是十分有效的，但對(duì)于減小交流阻抗的作用很有限。而在EMC中，人們最關(guān)心的是交流阻抗。為了減小交流阻抗，常常采用平面的方式，就像PCB中設(shè)置完整的地平面或電源平面那樣，而且盡量較少過(guò)孔、縫隙等，當(dāng)然也可以用金屬結(jié)構(gòu)件來(lái)作為不完整地平面的補(bǔ)充，以降低地平面阻抗。一般可以認(rèn)為完整的、無(wú)過(guò)孔的地平面上任何兩點(diǎn)間在100 MHz的頻率時(shí)，阻抗可以認(rèn)為是3 mΩ, 在這種地平面下，對(duì)于TTL電路至少可以承受600A的脈沖電流（即600 A電流流過(guò)是產(chǎn)生1.8V 的壓降),而電快速瞬變的最大電流在4 kV下也只有80 A（受電快速瞬變脈沖群發(fā)生器500內(nèi)阻的限制）。在實(shí) 際應(yīng)用中，地平面不可能沒有過(guò)孔，如果平面中有過(guò)孔或由過(guò)孔造成的縫隙、開槽，如圖 2.61所示。

每1cm長(zhǎng)的縫隙就會(huì)造成10nH電感，那么當(dāng)有80 A 電流流過(guò)時(shí)就會(huì)產(chǎn)生壓降：

U=LdI/dt=160V

式中，L是縫隙造成的電感，這里假設(shè)1cm長(zhǎng)的縫隙就會(huì)造成10 nH;

dI是快速瞬變脈沖造成的電流，這里假設(shè)最大80A;

dt 是快速瞬變脈沖造成的電流的上升沿時(shí)間5ns。

160V顯然對(duì)TTL電路來(lái)說(shuō)是個(gè)非常危險(xiǎn)的電壓，此時(shí)必須通過(guò)接地、濾波、金屬平面等方式來(lái)解決電快速瞬變干擾問(wèn)題?？梢?，具有完整地平面對(duì)提高抗于擾能力的重要性，尤其對(duì)于不接地的設(shè)備來(lái)講，完整地平面顯得更為重要。

【處理措施】

從以上的分析可以得出以下主要解決方式：

（1）將多個(gè)接地點(diǎn)改成單個(gè)接地點(diǎn)，即圖中的P2、P3僅接電纜的屏蔽層，取消試驗(yàn)和實(shí)際使用時(shí)接參考地的接地線，僅保留P1用來(lái)試驗(yàn)和實(shí)際使用時(shí)接地。

（2）用一塊金屬片將P1、P2、P3連接在一起，而且保證P1、P2、P3的任何兩點(diǎn)間的長(zhǎng)寬比小于3，即保證很低的阻抗。

經(jīng)過(guò)以上兩點(diǎn)改進(jìn)后，再進(jìn)行試驗(yàn)，測(cè)試通過(guò)。電源端口通過(guò)±2kV測(cè)試，信號(hào)端口通過(guò)±1kV測(cè)試。

【思考與啟示】

（1）在高頻的EMC范疇中，多點(diǎn)接地時(shí)的各個(gè)接地點(diǎn)之間的等電位連接對(duì)EMC非常重要，確認(rèn)等電位連接的可靠方式是確認(rèn)任何兩點(diǎn)間的導(dǎo)體連接部分長(zhǎng)寬比小于5(長(zhǎng)寬比小于3將取得更好的效果)。

（2）相對(duì)于EFT/B 干擾源的遠(yuǎn)端接地對(duì)EUT的抗干擾能力是不利的，這樣必然促進(jìn)干擾的共模電流流過(guò)電路的地平面。

（3）接地平面的完整不但對(duì)EMS有很重要的作用，同樣對(duì)EMI也很重要。

（4）有關(guān)接地系統(tǒng)所關(guān)心的重要領(lǐng)域包括：

● 通過(guò)對(duì)高頻元件的仔細(xì)布局，減小電流環(huán)路的面積或使其極小化。

● 對(duì)PCB或系統(tǒng)分區(qū)時(shí)，使高帶寬的噪聲電路與低頻電路分開。

● 設(shè)計(jì)PCB或系統(tǒng)時(shí)，使干擾電流不通過(guò)公共的接地回路影響其他電路。

● 仔細(xì)選擇接地點(diǎn)以使環(huán)路電流、接地阻抗及電路的轉(zhuǎn)移阻抗最小。

● 把通過(guò)接地系統(tǒng)的電流考慮為注入或從電路中流出的噪聲。

● 把非常敏感(低噪聲容限)的電路連接到一穩(wěn)定的接地參考源上，敏感電路所在區(qū)域的地平面阻抗最小。