大規(guī)模物聯(lián)網(wǎng)將蓬勃發(fā)展

根據(jù)Ericsson在2020年6月發(fā)布的移動(dòng)設(shè)備市場(chǎng)報(bào)告指出，包括NB-IoT和Cat-M在內(nèi)的大規(guī)模物聯(lián)網(wǎng) (Massive IoT) 將持續(xù)部署到全球各地。但由于新冠肺炎阻礙了運(yùn)輸，使得滲透率低于我們的預(yù)期，大部分物聯(lián)網(wǎng)應(yīng)用仍經(jīng)由2G或3G技術(shù)連接。2019年大規(guī)模物聯(lián)網(wǎng)應(yīng)用的數(shù)量估計(jì)增長(zhǎng)了兩倍，到2020年底將達(dá)到約1億部。

正如Ericsson預(yù)估，到2025年底，NB-IoT和Cat-M將占所有行動(dòng)網(wǎng)絡(luò)IoT設(shè)備的52%。亞洲區(qū)將是成長(zhǎng)最快的市場(chǎng)，該地區(qū)的設(shè)備數(shù)量將在2026年之前提升到所有出貨量的67%。

對(duì)3GPP標(biāo)準(zhǔn)進(jìn)程來(lái)說(shuō)，無(wú)論是NB-IoT或Cat-M，Release 15都強(qiáng)化了穩(wěn)定性和應(yīng)用領(lǐng)域。已于2020年7月3日凍結(jié)的Release 16將進(jìn)一步提高網(wǎng)絡(luò)效率，并將目前的NB-IoT部署在5G環(huán)境中運(yùn)行。未來(lái)，Release 17將擴(kuò)展帶寬聚合和更低延遲的規(guī)格，繼續(xù)開發(fā)及探索潛在應(yīng)用，以帶動(dòng)5G NR基礎(chǔ)的行動(dòng)網(wǎng)絡(luò)物聯(lián)網(wǎng)的普及率。

半導(dǎo)體廠商針對(duì)物聯(lián)網(wǎng)采取的行動(dòng)

對(duì)于物聯(lián)網(wǎng)應(yīng)用，為了在市場(chǎng)上獲得廣泛采用，必須滿足各種設(shè)計(jì)考慮因素，例如低成本、低功耗和運(yùn)算效率。尤其，對(duì)于電池供電的設(shè)備 (例如智能喇叭和智能電表) 而言，除了豐富的物聯(lián)網(wǎng)功能和易于使用的人機(jī)接口，電池壽命也成為產(chǎn)品成功與否的關(guān)鍵，因此低功耗因素變得越來(lái)越重要。為了實(shí)現(xiàn)較長(zhǎng)的電池壽命，除了使用低功耗MCU，還應(yīng)考慮其他低功耗的周邊組件。

圖1：移動(dòng)設(shè)備系統(tǒng)架構(gòu)圖

許多移動(dòng)設(shè)備采用圖1中的相似的架構(gòu)，這類的方塊圖適用于平板電腦或智能手表中。Wi-Fi/BT和行動(dòng)網(wǎng)絡(luò)模塊負(fù)責(zé)通訊。傳感器 (如觸摸面板) 專用于收集外部信息，并將信息轉(zhuǎn)寄給應(yīng)用處理器。NOR/NAND負(fù)責(zé)儲(chǔ)存程序代碼/數(shù)據(jù)，而DRAM則用于暫時(shí)性的處理。

為此，許多MCU供貨商正在開發(fā)效能更高、功耗更低的新一代MCU，以滿足市場(chǎng)需求。但從整體系統(tǒng)設(shè)計(jì)的角度來(lái)看，與MCU搭配使用的DRAM也需要新的選擇，以提供比現(xiàn)有SDRAM、低功耗SDRAM和CRAM/PSRAM更佳的優(yōu)勢(shì)。這些DRAM標(biāo)準(zhǔn)定義過(guò)于陳舊，已無(wú)法跟上表1所列出的最新技術(shù)。

表1：DRAM標(biāo)準(zhǔn)及其對(duì)應(yīng)邏輯處理節(jié)點(diǎn)

支持HyperBus接口的HyperRAM是能滿足此一需求的最新技術(shù)解決方案。HyperBus技術(shù)由Cypress于2014年首次發(fā)布，后來(lái)于2015年推出其首款HyperRAM產(chǎn)品?？紤]到市場(chǎng)需求，華邦電子決定加入HyperRAM陣營(yíng)，并推出32Mb/64Mb/128Mb容量的產(chǎn)品。

HyperRAM 使用優(yōu)勢(shì)

HyperRAM僅具備13個(gè)訊號(hào)IO腳位，可大大簡(jiǎn)化PCB的布局設(shè)計(jì)。這也意味著，在設(shè)計(jì)最終產(chǎn)品時(shí)，它能讓MCU將更多腳位用于其他目的，或減少M(fèi)CU使用腳位，以提升成本效益。如圖2所示，與類似的DRAM (如低功耗DRAM、SDRAM和CRAM/PSRAM) 相比，HyperRAM只需最少的腳位數(shù)便能實(shí)現(xiàn)近似的處理量 (333MB/s)。

圖2：IO腳位比較

簡(jiǎn)化控制接口是HyperRAM的另一項(xiàng)技術(shù)特色，PSRAM只有9個(gè)控制接口，而LPSDRAM有18個(gè)。控制接口越少，DRAM控制器所需的復(fù)雜度就越低。詳細(xì)區(qū)別可參閱圖3。

HyperRAM系以PSRAM架構(gòu)為基礎(chǔ)，是能夠自我更新的RAM。而且，它可以自動(dòng)恢復(fù)為待機(jī)模式。因此，系統(tǒng)內(nèi)存更易于使用，固件和驅(qū)動(dòng)程序的開發(fā)也會(huì)更簡(jiǎn)單。

圖3：LPSDR和HyperRAM的控制接口比較

HYPERRAM有以下特性

超低功耗：華邦的混合睡眠模式（HSM）可使設(shè)備待機(jī)功耗降低至35μW，而運(yùn)行功率不到PSRAM產(chǎn)品的一半。

設(shè)計(jì)簡(jiǎn)易：與PSRAM配備31個(gè)訊號(hào)腳數(shù)相比，HYPERRAM僅有13個(gè)訊號(hào)腳數(shù)，這極大簡(jiǎn)化了產(chǎn)品設(shè)計(jì)和生產(chǎn)的過(guò)程。

節(jié)省空間：低腳數(shù)的封裝與較少的主機(jī)控制器接口能夠減少內(nèi)存系統(tǒng)電路板的占用空間，從而節(jié)省像是智慧手表等消費(fèi)類設(shè)備的空間。

物聯(lián)網(wǎng)設(shè)備的關(guān)鍵

功耗對(duì)于物聯(lián)網(wǎng)設(shè)備至關(guān)重要，因?yàn)樵O(shè)備大多由電池供電。降低功耗不僅可以節(jié)省用電，還可以減少充電和更換的成本。以華邦的64Mb HyperRAM為例，其待機(jī)耗電量為90uW (1.8V下)，而相同容量的SDRAM的耗電量則是2000uW (3.3V下)。更重要的是，HyperRAM在混合睡眠模式下的耗電量?jī)H45uW (1.8V下)，與SDRAM在待機(jī)模式下的耗電量有明顯差異(表2)。另一方面，即使采用低功耗的SDRAM，其耗電量和外形尺寸仍較HyperRAM更大。

表2：耗電量比較

HyperRAM 生態(tài)系統(tǒng)的新生力軍

傳統(tǒng)的SDRAM和PSRAM已發(fā)展成熟，難以對(duì)新興的IoT應(yīng)用進(jìn)行優(yōu)化。有鑒于汽車和工業(yè)應(yīng)用的長(zhǎng)期供應(yīng)需求，華邦HyperRAM的先進(jìn)制程可滿足客戶的長(zhǎng)壽命產(chǎn)品生命周期。

從整個(gè)系統(tǒng)設(shè)計(jì)和產(chǎn)品壽命的觀點(diǎn)來(lái)看，HyperRAM已成為新興IoT設(shè)備的理想選擇。除了Cypress，包括像是NXP、Renesas、ST和TI等領(lǐng)先的MCU 公司已開始提供支持HyperBusTM接口的MCU，其新產(chǎn)品未來(lái)亦將繼續(xù)為其提供支持。

同時(shí)，其控制接口開發(fā)平臺(tái)已準(zhǔn)備就緒。Cadence和Synopsys也已開始提供HyperRAM記憶體驗(yàn)證IP，可加快IC廠商的設(shè)計(jì)周期。因此，與其他Octal RAM相比，HyperRAM具有最成熟的應(yīng)用環(huán)境。HyperRAM已被納入JEDEC標(biāo)準(zhǔn)，成為與JEDEC xSPI兼容的技術(shù)。

目前，華邦HyperRAM產(chǎn)品系列的32Mb、64Mb和128Mb已進(jìn)入量產(chǎn)。同時(shí)已開始提供24BGA (汽車級(jí))、49BGA、WLCSP和KGD的產(chǎn)品。24BGA的尺寸為6x8 mm2，而49BGA的尺寸僅為4x4 mm2，主要針對(duì)消費(fèi)型穿戴式設(shè)備市場(chǎng)。華邦擁有超過(guò)20年的DRAM生產(chǎn)經(jīng)驗(yàn)。展望未來(lái)，華邦將繼續(xù)提供最優(yōu)質(zhì)的產(chǎn)品，以滿足客戶的需求。

推薦料號(hào)