欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCIe鏈路訓(xùn)練之通道極性和順序翻轉(zhuǎn)

小杜的芯片驗(yàn)證日記 ? 來(lái)源:數(shù)字芯片驗(yàn)證日記 ? 2024-10-21 14:44 ? 次閱讀

Hi,我是小杜。PCIe作為高速傳輸總線,使用差分信號(hào)線傳輸數(shù)據(jù),支持多通道鏈路。但由于設(shè)計(jì)需求和布局限制,可能需要在設(shè)備之間或主板上調(diào)整PCIe通道走向,因此可能會(huì)產(chǎn)生信號(hào)極性和通道順序的問(wèn)題,如處理不當(dāng)會(huì)造成數(shù)據(jù)解析錯(cuò)誤、損害信號(hào)質(zhì)量等后果。PCIe規(guī)范考慮到這一點(diǎn),提出了通道極性翻轉(zhuǎn)和通道順序翻轉(zhuǎn)的解決方案,小杜來(lái)講一下此過(guò)程。小杜經(jīng)驗(yàn)尚淺,如有錯(cuò)誤,還請(qǐng)批評(píng)指正。

信號(hào)極性翻轉(zhuǎn)

PCIe使用差分信號(hào)對(duì)來(lái)傳輸數(shù)據(jù),即通過(guò)兩根電氣線傳輸,每根線攜帶相同的信號(hào),但電壓極性相反,稱為正極(D+)和負(fù)極(D-)。通常發(fā)射端的D+直接連接到接收器的D+,D-同理。如下圖所示,發(fā)射端Tx,中間連接器Connector和接收端Rx的D+、D-一一對(duì)應(yīng)。

wKgaomcV-EKAZHkAAABDXvlZV1o585.jpg

但由于布局布線等原因,Tx的D+可能和接受端的D-連接。對(duì)于Rx來(lái)說(shuō),它們并不知道和對(duì)端的電氣線具體是如何連接的,正負(fù)極接反會(huì)導(dǎo)致Rx解析出相反的數(shù)據(jù),比如1010解析為0101(所有bit都相反)。

wKgaomcV-EuARoT3AABHCbeCdgk243.jpg

PCIe協(xié)議考慮到了這一點(diǎn),提供了在訓(xùn)練階段各通道Rx自動(dòng)識(shí)別并調(diào)整其極性的方法。當(dāng)鏈路訓(xùn)練進(jìn)入到Polling階段時(shí),Rx可以通過(guò)識(shí)別TS1 OS的TS1 OS Identifier Symbol(TS1 OS識(shí)別符)來(lái)判斷通道當(dāng)前極性,以Symbol 10到15為例,當(dāng)識(shí)別到4Ah(0100_1010)時(shí)表示通道極性正常,當(dāng)識(shí)別到B5h(1011_0101)時(shí)則表明D+接到了D-上,此時(shí)Rx需要自動(dòng)按相反極性解析收到的數(shù)據(jù)。只有當(dāng)鏈路所有的通道都正確地受到4Ah后才會(huì)進(jìn)一步解析訓(xùn)練序列中攜帶的信息。

wKgZomcV-EuAOA2RAABY2qrEO2I176.jpg

wKgaomcV-EuAcMNNAACBN046sVw956.jpg

通道位置翻轉(zhuǎn)

考慮另一種情況,如果Tx端從上到下是Lane3 ~ Lane0,而Rx端是Lane0~Lane3,這種情況稱為通道位置反轉(zhuǎn),此時(shí)#Lane0的引腳會(huì)接到#Lane3的引腳上。由于TLP和DLLP的傳輸對(duì)通道順序有要求,比如STP和SDP必須放置在Lane0,因此鏈路訓(xùn)練時(shí)一側(cè)需要根據(jù)各Lane受到的訓(xùn)練序列來(lái)翻轉(zhuǎn)其通道順序,以實(shí)現(xiàn)Tx和Rx的通道順序匹配,當(dāng)通道順序翻轉(zhuǎn)時(shí)需要翻轉(zhuǎn)所有通道。

wKgZomcV-EuAPttTAABFIHFGkeA800.jpg

一些PCIe金手指有防呆口設(shè)計(jì),可以避免通道順序翻轉(zhuǎn)的情況,但對(duì)于焊在主板上的PCIe芯片,可能會(huì)出現(xiàn)兩端通道順序相反的情況。如果不進(jìn)行通道位置翻轉(zhuǎn),就需要使用PCB導(dǎo)孔換層來(lái)解決,這會(huì)降低高速信號(hào)質(zhì)量,所以推薦PCIe設(shè)備支持通道位置翻轉(zhuǎn)功能。

當(dāng)然,信號(hào)極性翻轉(zhuǎn)和通道順序翻轉(zhuǎn)可能會(huì)同時(shí)出現(xiàn),如下圖所示,Tx/Connector/Rx之間通道順序相反,4條Lane的極性也相反。????????????????????????????????????????????????????

wKgaomcV-EuAU2EXAABHzw5mSvQ024.jpg

通過(guò)上述說(shuō)明可以看出即使出現(xiàn)了通道極性和順序的問(wèn)題,PCIe鏈路訓(xùn)練也可以自動(dòng)完成通道間的匹配,這通常對(duì)用戶來(lái)說(shuō)是無(wú)感的。只有確保各通道連接正確,才能正常解析數(shù)據(jù),繼續(xù)后續(xù)的鏈路訓(xùn)練步驟。感謝你耐心地看到這里。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 信號(hào)
    +關(guān)注

    關(guān)注

    11

    文章

    2808

    瀏覽量

    77154
  • 總線
    +關(guān)注

    關(guān)注

    10

    文章

    2904

    瀏覽量

    88438
  • PCIe
    +關(guān)注

    關(guān)注

    15

    文章

    1264

    瀏覽量

    83255
  • 負(fù)極
    +關(guān)注

    關(guān)注

    0

    文章

    67

    瀏覽量

    9518

原文標(biāo)題:【PCIe】鏈路訓(xùn)練 - 通道極性和順序翻轉(zhuǎn)

文章出處:【微信號(hào):小杜的芯片驗(yàn)證日記,微信公眾號(hào):小杜的芯片驗(yàn)證日記】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    用于 PCIe Gen-3 卡的高速前端參考設(shè)計(jì)

    的 16 通道 PCIe Gen3 插槽兼容的 PCIe Gen3 轉(zhuǎn)接卡擴(kuò)展 PCIe Gen-3 子系統(tǒng)的 PCB 線跡長(zhǎng)度提高信號(hào)完整性和系統(tǒng)穩(wěn)健性無(wú)縫兼容主板主機(jī)與端點(diǎn)卡之間的
    發(fā)表于 05-08 11:31

    基于 PCIE 總線的 4 10G 雙緩沖光纖通道適配器

    Express 總線的 4 10G 雙緩沖光纖通道適配器,板卡具有 4 通道 SFP+萬(wàn)兆光纖接口,x8 PCIE 主機(jī)接口,具有 2 組 64 位 DDR3 SDRAM 作為高
    發(fā)表于 03-11 14:05

    可提高信號(hào)完整性和系統(tǒng)穩(wěn)健性PCIe Gen-3高速前端卡設(shè)計(jì)包括BOM,PCB文件及光繪文件

    的 16 通道 PCIe Gen3 插槽兼容的 PCIe Gen3 轉(zhuǎn)接卡擴(kuò)展 PCIe Gen-3 子系統(tǒng)的 PCB 線跡長(zhǎng)度提高信號(hào)完整性和系統(tǒng)穩(wěn)健性無(wú)縫兼容主板主機(jī)與端點(diǎn)卡之間的
    發(fā)表于 08-14 07:00

    AC701能否通過(guò)Artix 7的PCIe與PC通信?

    親愛(ài)的大家,我們購(gòu)買了評(píng)估套件AC701,因?yàn)槲覀儗?duì)使用7系列FPGA和PCIe IF的可能性感興趣。我們的目標(biāo)是在板上實(shí)現(xiàn)應(yīng)用,并通過(guò)PCIe在主機(jī)PC上觀察此應(yīng)用的結(jié)果。這樣我
    發(fā)表于 09-10 07:56

    PCIe 3.0/4.0的均衡的工作原理

    動(dòng)態(tài)均衡技術(shù),在spec中被稱作“Link Equalizati on”(均衡,簡(jiǎn)稱為L(zhǎng)EQ)。本文理論篇主要介紹PCIe 3.0/4.0的
    發(fā)表于 11-25 06:19

    基于PCIe DMA的多通道數(shù)據(jù)采集和回放IP

    to Host)的全雙工數(shù)據(jù)傳輸6.自適應(yīng)PCIe速率:PCIe 1.0,PCIe 2.0,PCI
    發(fā)表于 11-25 22:27

    什么是MPO光纖跳線的極性?

      在光纖兩端的發(fā)送端(Tx)到接收端(RX)的這種匹配就被稱為極性。MPO光纖跳線產(chǎn)品的極性有3種:(1)A 型正極性(2)B型
    發(fā)表于 01-29 17:44

    PCIe Gen-3高速前端卡參考設(shè)計(jì)

    的 16 通道 PCIe Gen3 插槽兼容的 PCIe Gen3 轉(zhuǎn)接卡擴(kuò)展 PCIe Gen-3 子系統(tǒng)的 PCB 線跡長(zhǎng)度提高信號(hào)完整性和系統(tǒng)穩(wěn)健性無(wú)縫兼容主板主機(jī)與端點(diǎn)卡之間的
    發(fā)表于 09-21 07:43

    體驗(yàn)紫光PCIE使用WinDriver驅(qū)動(dòng)紫光PCIE

    即可。 (6)打開(kāi)工程后,理論上可以直接使用了,只要開(kāi)發(fā)板設(shè)計(jì)好了PCIE的,都可直接與主機(jī)交互了,因?yàn)?b class='flag-5'>PCIE的管腳是無(wú)需用戶物理約束的。但是官方例程的top可以看到還是有除了
    發(fā)表于 11-17 14:35

    PCIe總線中的初始化與訓(xùn)練

    前面的文章中介紹過(guò),PCIe收發(fā)的都是差分信號(hào),有的時(shí)候Link兩端的設(shè)備的對(duì)應(yīng)信號(hào)的極性可能是相反的。因此,PCIe Spec允許在
    的頭像 發(fā)表于 06-05 09:06 ?1.1w次閱讀
    <b class='flag-5'>PCIe</b>總線中的<b class='flag-5'>鏈</b><b class='flag-5'>路</b>初始化與<b class='flag-5'>訓(xùn)練</b>

    [PCIe] [電源管理] 面向硬件的ASPM狀態(tài)和L1子狀態(tài)

    PCIe設(shè)備的低功耗狀態(tài)要求系統(tǒng)驅(qū)動(dòng)程序顯式地將設(shè)備置于低功耗狀態(tài),從而PCIe則可以依次變?yōu)榈凸?b class='flag-5'>鏈
    發(fā)表于 01-06 12:43 ?2次下載
    [<b class='flag-5'>PCIe</b>] [電源管理] 面向硬件的ASPM<b class='flag-5'>鏈</b><b class='flag-5'>路</b>狀態(tài)和L1子狀態(tài)

    [PCIe] [電源管理] 面向硬件的ASPM狀態(tài)和L1子狀態(tài)

    PCIe設(shè)備的低功耗狀態(tài)要求系統(tǒng)驅(qū)動(dòng)程序顯式地將設(shè)備置于低功耗狀態(tài),從而PCIe則可以依次變?yōu)榈凸?b class='flag-5'>鏈
    發(fā)表于 01-11 15:31 ?1次下載
    [<b class='flag-5'>PCIe</b>] [電源管理] 面向硬件的ASPM<b class='flag-5'>鏈</b><b class='flag-5'>路</b>狀態(tài)和L1子狀態(tài)

    SK hynix公司使用是德科技PCIe測(cè)試解決方案驗(yàn)證計(jì)算快速技術(shù)

    先進(jìn)的存儲(chǔ)芯片制造商使用是德科技的 PCIe 測(cè)試解決方案驗(yàn)證計(jì)算快速(CXL)技術(shù)。
    的頭像 發(fā)表于 04-24 14:08 ?1522次閱讀

    簡(jiǎn)單盤點(diǎn)一下影響PCIe性能的因素

    PCIe中,數(shù)據(jù)的傳輸性能一般不會(huì)超過(guò)的最大帶寬,通過(guò)將PCIe設(shè)備的硬件、固件優(yōu)化極
    發(fā)表于 07-08 09:38 ?3693次閱讀
    簡(jiǎn)單盤點(diǎn)一下影響<b class='flag-5'>PCIe</b><b class='flag-5'>鏈</b><b class='flag-5'>路</b>性能的因素

    調(diào)試PCIE動(dòng)態(tài)均衡介紹

    ,它會(huì)衰減數(shù)據(jù)流中的關(guān)鍵高頻分量,此外,由連接器和過(guò)孔引起的阻抗不連續(xù)會(huì)進(jìn)一步降低性能。 PCIe均衡可應(yīng)用于發(fā)送端 (TxEQ)、
    的頭像 發(fā)表于 12-05 09:18 ?798次閱讀
    調(diào)試<b class='flag-5'>PCIE</b><b class='flag-5'>鏈</b><b class='flag-5'>路</b>動(dòng)態(tài)均衡介紹