隨著FPGA技術(shù)的發(fā)展,數(shù)字通信技術(shù)與FPGA的結(jié)合體現(xiàn)了現(xiàn)代數(shù)字通信系統(tǒng)發(fā)展的一個(gè)趨勢(shì)。為了使高速通信系統(tǒng)更加緊湊、成本更低、減小功耗,特別是提高設(shè)備的可靠性,可采用Q P S K數(shù)字調(diào)制技術(shù)來實(shí)現(xiàn),其具有頻譜利用率高、頻譜特性好、抗干擾性能強(qiáng)、傳輸速率快等特點(diǎn)。運(yùn)用verilog編寫在QPSK調(diào)制解調(diào)代碼以及ISE自帶的IP CORE在Xilinx公司的FPGA平臺(tái)上測(cè)試,結(jié)果表明系統(tǒng)可完全實(shí)現(xiàn)調(diào)制解調(diào)功能,并具有集成度高和可軟件升級(jí)等優(yōu)點(diǎn)。
四相絕對(duì)移相鍵控(QPSK)技術(shù)以其抗干擾性能強(qiáng)、誤碼性能好、頻譜利用率高等優(yōu)點(diǎn),廣泛應(yīng)用于數(shù)字通信系統(tǒng)。隨著超大規(guī)模集成電路的出現(xiàn),FPGA在數(shù)字通信系統(tǒng)中的應(yīng)用日益廣泛,目前已提出了多種基于FPGA實(shí)現(xiàn)QPSK的方法。本文基于FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS),通過對(duì)DDS信號(hào)(載波信號(hào))輸出相位的控制實(shí)現(xiàn)調(diào)相,除DA轉(zhuǎn)換外,其它過程均可以FPGA實(shí)現(xiàn)。QPSK調(diào)制信號(hào)是抑制載波的信號(hào),無法用常規(guī)的鎖相環(huán)或窄帶濾波器直接提取參考載波,但它又不同于一些連續(xù)相位調(diào)制信號(hào),其載波相位變化只能取有限的幾個(gè)離散值,這就隱含了參考載波的相位信息。所以,可以通過非線性處理,消除信號(hào)中的調(diào)制信息,產(chǎn)生與原載波相位有一定關(guān)系的分量,然后再提純?cè)撔盘?hào),恢復(fù)已被抑制的載波信號(hào),進(jìn)而完成信號(hào)的相干解調(diào)。本文所設(shè)計(jì)的QPSK調(diào)制解調(diào)器由于具有較好的頻帶利用率,具有體積小、功耗低、集成度高、軟件可移植性強(qiáng)、擾干擾能力強(qiáng)的特點(diǎn),符合未來通信技術(shù)設(shè)計(jì)的方向。
1.QPSK調(diào)制的基本原理
四相絕對(duì)移相鍵控QPSK是MPSK的一種特殊情況,它利用載波的四種不同相位來表征數(shù)字信息。由于每一種載波相位代表兩個(gè)比特信息,故每個(gè)四進(jìn)制碼元又被稱為雙比特碼元。我們把組成雙比特碼元的前一信息比特用a表示,后一比特信息用b表示。雙比特碼元中兩個(gè)信息比特ab通常是按格雷碼(即反射碼)排列的,當(dāng)ab為00時(shí),載波相位為0°,當(dāng)ab為01時(shí),載波相位為90°,當(dāng)ab為11時(shí),載波相位為180°,當(dāng)ab為10時(shí),載波相位為270°。
QPSK信號(hào)的產(chǎn)生分為調(diào)相法和相位選擇法。由于調(diào)相法比較常用,且實(shí)際操作性更強(qiáng),故在本文中,選擇調(diào)相法。用調(diào)相法產(chǎn)生QPSK信號(hào)的組成方框圖如圖1所示。圖中,串/并變換器將輸入的二進(jìn)制序列依次分為兩個(gè)并行的雙極性序列。設(shè)兩個(gè)序列中的二進(jìn)制數(shù)字分別為a和b,每一對(duì)ab稱為一個(gè)雙比特碼元。雙極性的a和b脈沖通過兩個(gè)平衡調(diào)制器分別對(duì)同相載波及正交載波進(jìn)行二相調(diào)制。將ab兩路輸出疊加,得到四相移相信號(hào),其相位編碼邏輯關(guān)系為:當(dāng)雙比特碼元ab為11時(shí),輸出相位為315°的載波;ab為01時(shí),輸出相位為225°的載波;ab為00時(shí),輸出相位為135°的載波;ab為10時(shí),輸出相位為45°的載波,相應(yīng)的對(duì)照關(guān)系如下表所示。
數(shù)據(jù)與相位的對(duì)照關(guān)系
傳統(tǒng)的QPSK模擬調(diào)制器結(jié)構(gòu),一般采用正交調(diào)制方法。全數(shù)字調(diào)制器的實(shí)現(xiàn)仍采用正交調(diào)制方法,只是將模擬處理單元采用數(shù)字信號(hào)處理的算法實(shí)。QPSK采用四種不同的載波相位來表示數(shù)字信息,每個(gè)載波相位代表2比特信息,其實(shí)現(xiàn)有兩種方法,相位選擇法與正交調(diào)制法,相位選擇法又分為A、B兩種方式。本文采用相位選擇法B方式來實(shí)現(xiàn)QPSK信號(hào),如圖1所示。
圖1 QPSK調(diào)制框圖
QPSK調(diào)制的MATLAB仿真相關(guān)的代碼網(wǎng)上有很多,本文作者自己編寫了一段代碼,可以簡(jiǎn)單的表示調(diào)制的原理,在此僅將代碼羅列如下,相的注釋已經(jīng)很清楚,不再贅述。代碼要綜合解調(diào)部分一起研讀。
clear all;
clc
M=4;
Ts=1;
fc=5;
N_sample=8;%每個(gè)正弦波采樣點(diǎn)數(shù)
N_num=300;%I Q路分別100個(gè)bit
dt=1/fc/N_sample;
t=0:dt:N_num*Ts-dt;
T=dt*length(t);
Noise=(1/500)*randn(1,length(t))*32767;%加入噪聲
py1f=zeros(1,length(t));
py2f=zeros(1,length(t));
for PL=1:1:700%加入噪聲強(qiáng)度加大
d1=sign(randn(1,N_num));
d2=sign(randn(1,N_num));
d=[d1;d2];
D=reshape(d,1,[]);%D是輸入的信息序列
gt=ones(1,fc*N_sample);
s1=sigexpand(d1,fc*N_sample);%此為符號(hào)位擴(kuò)展函數(shù),相關(guān)函數(shù)在原代碼中可見
s2=sigexpand(d2,fc*N_sample);
b1=conv(s1,gt);
b2=conv(s2,gt);
s1=b1(1:length(s1));
s2=b2(1:length(s2));
st_qpsk_1=s1.*round(cos(2*pi*fc*t)*32767);
st_qpsk_2=s2.*round(sin(2*pi*fc*t)*32767);
st_qpsk=st_qpsk_1+st_qpsk_2;%定點(diǎn)量化后的數(shù)據(jù)
%-----------------------------------------------------------
% 發(fā)射信號(hào)的功率譜
%plot((abs(fft(st_qpsk,2048))).^2);
-
FPGA
+關(guān)注
關(guān)注
1630文章
21799瀏覽量
606196 -
QPSK
+關(guān)注
關(guān)注
2文章
63瀏覽量
26646
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
通帶數(shù)字調(diào)制解調(diào)-通信原理仿真實(shí)驗(yàn)
基于Labview的數(shù)字調(diào)制解調(diào)
FPGA的2PSK數(shù)字調(diào)制解調(diào)代碼
誰有基于FPGA的數(shù)字調(diào)制器的程序啊
數(shù)字調(diào)制系列:IQ調(diào)制及解調(diào)簡(jiǎn)述
基于VHDL方式實(shí)現(xiàn)了QPSK數(shù)字調(diào)制解調(diào)電路的設(shè)計(jì)
如何采用FPGA實(shí)現(xiàn)QPSK調(diào)制器?
基于FPGA 的QPSK 調(diào)制解調(diào)電路設(shè)計(jì)與實(shí)現(xiàn)Design
基于F PGA的QPS K調(diào)制解調(diào)電路設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的QPSK解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)
QPSK高性能數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)
FPGA在軟件無線電中的工程應(yīng)用之數(shù)字調(diào)制解調(diào)篇
![<b class='flag-5'>FPGA</b>在軟件無線電中的工程應(yīng)用之<b class='flag-5'>數(shù)字調(diào)制</b><b class='flag-5'>解調(diào)</b>篇](https://file.elecfans.com/web2/M00/48/BD/pYYBAGKhtB2Af-GPAAFKNmIFKmU900.jpg)
基于VHDL的QPSK調(diào)制解調(diào)系統(tǒng)設(shè)計(jì)與仿真
![基于VHDL的<b class='flag-5'>QPSK</b><b class='flag-5'>調(diào)制</b><b class='flag-5'>解調(diào)</b>系統(tǒng)設(shè)計(jì)與仿真](https://file.elecfans.com/web2/M00/49/75/pYYBAGKhtFGAVHQlAAASK3fapYo841.jpg)
評(píng)論