欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速串行總線系列-IBERT使用介紹

FPGA設(shè)計(jì)論壇 ? 來(lái)源:FPGA設(shè)計(jì)論壇 ? 2024-12-20 09:38 ? 次閱讀

前言

在調(diào)試MGT Bank的時(shí)候總會(huì)出現(xiàn)這樣那樣的問(wèn)題,我們有時(shí)候會(huì)用到這個(gè)工具IBERT,那IBERT究竟是什么呢?
IBERT簡(jiǎn)介
IBERT(Integrated Bit Error Ratio Tester),集成誤碼率測(cè)試儀,它可以利用FPGA內(nèi)部資源,評(píng)估檢測(cè)FPGA中GTX的通斷和通信性能。一般的誤碼率可以算到十的負(fù)十二次方級(jí)別。
這里暫時(shí)不介紹IBERT具體的生成過(guò)程,因?yàn)橹皇菍?duì)IP核進(jìn)行配置即可,下面大概描述下這個(gè)過(guò)程:

IBERT IP核生成及使用簡(jiǎn)介

在Vivado中IP catalog中搜索IBERT,如下:

b629505c-bdbf-11ef-8732-92fbcf53809c.png

開(kāi)始定制IP核。

第一頁(yè):

b63b90dc-bdbf-11ef-8732-92fbcf53809c.png

第二頁(yè)

b64f059a-bdbf-11ef-8732-92fbcf53809c.png

第三頁(yè)

b66611ae-bdbf-11ef-8732-92fbcf53809c.png


注意第三頁(yè)的系統(tǒng)時(shí)鐘,有兩種選擇,可以選擇外部時(shí)鐘源,我這里選擇的就是外部時(shí)鐘源,由外部晶振直接提供,還可以選擇第二項(xiàng),使用GTX差分時(shí)鐘:

b67bf9a6-bdbf-11ef-8732-92fbcf53809c.png

定制完畢之后,打開(kāi)Xilinx提供的例子程序:

b695c9f8-bdbf-11ef-8732-92fbcf53809c.png

之后我們的操作就在例子程序中進(jìn)行,我們需要給MGT Bank提供時(shí)鐘,GTX差分時(shí)鐘,這個(gè)時(shí)鐘也許需要我們?cè)贔PGA中配置時(shí)鐘芯片等。我們的程序就在例子程序的頂層添加吧。

生成bitstream

上板子下載程序
之后是如下界面:

b6ac957a-bdbf-11ef-8732-92fbcf53809c.png

我們通過(guò)觀察需要觀察的GTX 通道的Status即可,還可以觀察誤碼率:

b6be85b4-bdbf-11ef-8732-92fbcf53809c.png

FAR-End以及Near-End PCS/PMA

還有一個(gè)地方比較關(guān)鍵,有多個(gè)選擇:

b6d56608-bdbf-11ef-8732-92fbcf53809c.png

回環(huán)模式,可以選擇的有:

b6ede50c-bdbf-11ef-8732-92fbcf53809c.png


正確選擇了,如果你的MGT Bank沒(méi)問(wèn)題,狀態(tài)就正常了:

b70468ea-bdbf-11ef-8732-92fbcf53809c.png

這幾種選擇是什么意思呢?

Near-End PCS

Near-End PMA

Far-End PMA

Far-End PCS
其實(shí)我也沒(méi)有必要多廢話,就看數(shù)據(jù)手冊(cè)里面講的很清楚:
UG811有,UG476也有。

b71b0924-bdbf-11ef-8732-92fbcf53809c.png


所謂的Near-End,以及Far-end代表的就是自己的FPGA的MGT和另外的FPGA的MGT。
而PCS以及PMA是MGT的物理層結(jié)構(gòu)。
在博客:高速串行總線系列(3)GTX/GTH 物理層結(jié)構(gòu)分析
以及UG476中都有講。
我們的TX用戶(hù)接口的并行數(shù)據(jù)是先到PCS之后再到PMA的,而RX的接收到的串行數(shù)據(jù)先到PMA在到PCS。
中間存在串并轉(zhuǎn)換,不在細(xì)講。
由此可見(jiàn),要做內(nèi)部自回環(huán)以及外部自回環(huán),都可以通過(guò)IBERT來(lái)實(shí)現(xiàn)。
當(dāng)然還有一個(gè)選擇None,也是外回環(huán)。
回環(huán)的過(guò)程是:
Traffic Generator產(chǎn)生數(shù)據(jù)通過(guò)TX發(fā)送出去,之后經(jīng)過(guò)一系列路徑,在由RX接收最終到達(dá)Traffic Checker,經(jīng)過(guò)將發(fā)送的數(shù)據(jù)與接收數(shù)據(jù)對(duì)比,可以得到各種報(bào)告,包括眼圖等。

補(bǔ)充

要做內(nèi)回環(huán)也好,外回環(huán)也好,我們需要選擇是那個(gè)通道發(fā)送以及那個(gè)通道接收,這就需要create link,可以選擇該bank上的任意一個(gè)通道發(fā)送以及任意一個(gè)通道接收。當(dāng)然還有一個(gè)最簡(jiǎn)單的辦法,就是刪了所有的link,點(diǎn)擊auto link(類(lèi)似這樣的),Vivado會(huì)自動(dòng)探測(cè)到那一路鏈接有通信。
通常都是X0Y6通道發(fā),X0Y6通道收,類(lèi)似如此,畢竟成雙成對(duì)才是真理。

                                

原文鏈接

https://gitcode.csdn.net/66ca084daa1c2020b359a016.html

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

原文標(biāo)題:高速串行總線系列-IBERT 使用介紹

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    JDSU Xgig1000 12G SAS/SATA 分析儀應(yīng)對(duì)高速串行總線挑戰(zhàn)的理想平臺(tái)

    Xgig SAS/SATA分析儀是一款非常重要的工具設(shè)備,它擁有先進(jìn)的性能和專(zhuān)家分析功能,使其成為應(yīng)對(duì)高速串行總線挑戰(zhàn)的理想平臺(tái)
    的頭像 發(fā)表于 11-22 11:10 ?239次閱讀
    JDSU Xgig1000 12G SAS/SATA 分析儀應(yīng)對(duì)<b class='flag-5'>高速</b><b class='flag-5'>串行</b><b class='flag-5'>總線</b>挑戰(zhàn)的理想平臺(tái)

    【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】+03.SFP光口測(cè)試(zmj)

    遠(yuǎn)遠(yuǎn)不能滿足如萬(wàn)兆以太網(wǎng)、PCI-Express、SRIO、SFP等技術(shù)方案的需求,此種情況促使高速串行數(shù)據(jù)開(kāi)始被廣泛地使用。 除了Spartan系列,Xilinx其他系列FPGA內(nèi)部
    發(fā)表于 11-12 16:54

    高速并行總線的工作原理是什么 高速并行總線有哪些

    高速并行總線的工作原理及其具體類(lèi)型是一個(gè)涉及硬件技術(shù)和數(shù)據(jù)傳輸?shù)膹?fù)雜話題。以下是對(duì)高速并行總線工作原理的概述以及幾種常見(jiàn)的高速并行
    的頭像 發(fā)表于 10-06 15:17 ?647次閱讀
    <b class='flag-5'>高速</b>并行<b class='flag-5'>總線</b>的工作原理是什么 <b class='flag-5'>高速</b>并行<b class='flag-5'>總線</b>有哪些

    電腦通用串行總線控制器感嘆號(hào)怎么辦

    控制器感嘆號(hào)時(shí),通常表示USB控制器存在問(wèn)題,可能是驅(qū)動(dòng)程序問(wèn)題、硬件故障或其他原因?qū)е碌摹1疚膶?b class='flag-5'>介紹如何解決電腦通用串行總線控制器感嘆號(hào)的問(wèn)題。 檢查USB設(shè)備 首先,我們需要檢查連接到電腦的USB設(shè)備是否存在問(wèn)題。嘗試斷開(kāi)所有USB設(shè)備,然后重新啟動(dòng)電腦,查看通用
    的頭像 發(fā)表于 08-29 15:53 ?5005次閱讀

    通用串行總線控制器和通用串行總線設(shè)備的區(qū)別

    通用串行總線(Universal Serial Bus,簡(jiǎn)稱(chēng)USB)是一種廣泛使用的串行通信協(xié)議,用于計(jì)算機(jī)和其他設(shè)備之間的數(shù)據(jù)傳輸。USB技術(shù)自1996年推出以來(lái),已經(jīng)經(jīng)歷了多個(gè)版本的更新,包括
    的頭像 發(fā)表于 08-29 15:40 ?2625次閱讀

    FPGA如何發(fā)出高速串行信號(hào)

    高速串行通信的“高速”一般比較高,基本至少都會(huì)上G。如果利用FPGA內(nèi)部的LUT、觸發(fā)器和普通IO是無(wú)法滿足這樣高的輸入輸出速率的。
    的頭像 發(fā)表于 08-05 11:12 ?1004次閱讀
    FPGA如何發(fā)出<b class='flag-5'>高速</b><b class='flag-5'>串行</b>信號(hào)

    TSB12LV01B IEEE 1394-1995高速串行總線鏈路層控制器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《TSB12LV01B IEEE 1394-1995高速串行總線鏈路層控制器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 07-04 10:04 ?1次下載
    TSB12LV01B IEEE 1394-1995<b class='flag-5'>高速</b><b class='flag-5'>串行</b><b class='flag-5'>總線</b>鏈路層控制器數(shù)據(jù)表

    深度解析高速串行信號(hào)的誤碼測(cè)試|線上講堂

    2024年6月25日周二19:00-20:30中星聯(lián)華科技將舉辦《深度解析高速串行信號(hào)的誤碼測(cè)試》“碼”上行動(dòng)系列線上講堂。將深入講解當(dāng)前高速信號(hào)的發(fā)展趨勢(shì)、挑戰(zhàn)及難點(diǎn),分析
    的頭像 發(fā)表于 06-17 08:32 ?541次閱讀
    深度解析<b class='flag-5'>高速</b><b class='flag-5'>串行</b>信號(hào)的誤碼測(cè)試|線上講堂

    高速串行通信協(xié)議都有哪些

    高速串行通信協(xié)議是現(xiàn)代電子設(shè)備中用于數(shù)據(jù)傳輸?shù)年P(guān)鍵技術(shù)。這些協(xié)議在各種應(yīng)用中發(fā)揮著重要作用,如計(jì)算機(jī)、移動(dòng)設(shè)備、網(wǎng)絡(luò)設(shè)備等。以下是一些常見(jiàn)的高速串行通信協(xié)議,以及它們的詳細(xì)描述。 US
    的頭像 發(fā)表于 05-31 16:11 ?1301次閱讀

    高速串行傳輸技術(shù)的由來(lái)和發(fā)展

    一、引言 高速串行傳輸技術(shù)是一種數(shù)據(jù)傳輸方式,通過(guò)在單一通道上按順序傳輸數(shù)據(jù),實(shí)現(xiàn)了高速、高效的數(shù)據(jù)交換。這種技術(shù)在通信、計(jì)算機(jī)和電子行業(yè)中發(fā)揮著重要作用,為信息時(shí)代的發(fā)展提供了強(qiáng)大的支持。 二
    的頭像 發(fā)表于 05-31 16:02 ?734次閱讀

    高速串行總線有哪些

    在信息技術(shù)的飛速發(fā)展中,總線技術(shù)作為連接各種電子設(shè)備的重要紐帶,其性能和可靠性對(duì)于整個(gè)系統(tǒng)的運(yùn)行效率具有決定性的影響。高速串行總線技術(shù),以其高速
    的頭像 發(fā)表于 05-16 17:02 ?1734次閱讀

    高速串行信號(hào)測(cè)試時(shí)注意事項(xiàng)有哪些

    隨著信息技術(shù)的飛速發(fā)展,高速串行信號(hào)傳輸技術(shù)已成為現(xiàn)代通信領(lǐng)域的核心。然而,由于高速串行信號(hào)具有高頻、高速、高帶寬等特點(diǎn),其測(cè)試過(guò)程也面臨著
    的頭像 發(fā)表于 05-16 16:55 ?519次閱讀

    高速串行收發(fā)器原理及芯片設(shè)計(jì)

    隨著信息技術(shù)的飛速發(fā)展,高速數(shù)據(jù)傳輸已成為現(xiàn)代通信和數(shù)據(jù)處理系統(tǒng)的核心。高速串行收發(fā)器(High-Speed Serial Transceiver)作為實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)年P(guān)鍵部件,其性
    的頭像 發(fā)表于 05-16 16:54 ?1240次閱讀

    AMD自適應(yīng)計(jì)算加速平臺(tái)之GTYP收發(fā)器誤碼率測(cè)試IBERT實(shí)驗(yàn)(6)

    實(shí)驗(yàn)VIvado工程為“ibert_test”,目錄中還有一個(gè)“ibert_ex”,是生成的測(cè)試工程。
    的頭像 發(fā)表于 04-12 16:22 ?2019次閱讀
    AMD自適應(yīng)計(jì)算加速平臺(tái)之GTYP收發(fā)器誤碼率測(cè)試<b class='flag-5'>IBERT</b>實(shí)驗(yàn)(6)