前言
在調(diào)試MGT Bank的時(shí)候總會(huì)出現(xiàn)這樣那樣的問(wèn)題,我們有時(shí)候會(huì)用到這個(gè)工具IBERT,那IBERT究竟是什么呢?
IBERT簡(jiǎn)介
IBERT(Integrated Bit Error Ratio Tester),集成誤碼率測(cè)試儀,它可以利用FPGA內(nèi)部資源,評(píng)估檢測(cè)FPGA中GTX的通斷和通信性能。一般的誤碼率可以算到十的負(fù)十二次方級(jí)別。
這里暫時(shí)不介紹IBERT具體的生成過(guò)程,因?yàn)橹皇菍?duì)IP核進(jìn)行配置即可,下面大概描述下這個(gè)過(guò)程:
IBERT IP核生成及使用簡(jiǎn)介
在Vivado中IP catalog中搜索IBERT,如下:
開(kāi)始定制IP核。
第一頁(yè):
第二頁(yè)
第三頁(yè)
注意第三頁(yè)的系統(tǒng)時(shí)鐘,有兩種選擇,可以選擇外部時(shí)鐘源,我這里選擇的就是外部時(shí)鐘源,由外部晶振直接提供,還可以選擇第二項(xiàng),使用GTX差分時(shí)鐘:
定制完畢之后,打開(kāi)Xilinx提供的例子程序:
之后我們的操作就在例子程序中進(jìn)行,我們需要給MGT Bank提供時(shí)鐘,GTX差分時(shí)鐘,這個(gè)時(shí)鐘也許需要我們?cè)贔PGA中配置時(shí)鐘芯片等。我們的程序就在例子程序的頂層添加吧。
生成bitstream
上板子下載程序
之后是如下界面:
我們通過(guò)觀察需要觀察的GTX 通道的Status即可,還可以觀察誤碼率:
FAR-End以及Near-End PCS/PMA
還有一個(gè)地方比較關(guān)鍵,有多個(gè)選擇:
回環(huán)模式,可以選擇的有:
正確選擇了,如果你的MGT Bank沒(méi)問(wèn)題,狀態(tài)就正常了:
這幾種選擇是什么意思呢?
Near-End PCS
Near-End PMA
Far-End PMA
Far-End PCS
其實(shí)我也沒(méi)有必要多廢話,就看數(shù)據(jù)手冊(cè)里面講的很清楚:
UG811有,UG476也有。
所謂的Near-End,以及Far-end代表的就是自己的FPGA的MGT和另外的FPGA的MGT。
而PCS以及PMA是MGT的物理層結(jié)構(gòu)。
在博客:高速串行總線系列(3)GTX/GTH 物理層結(jié)構(gòu)分析
以及UG476中都有講。
我們的TX用戶(hù)接口的并行數(shù)據(jù)是先到PCS之后再到PMA的,而RX的接收到的串行數(shù)據(jù)先到PMA在到PCS。
中間存在串并轉(zhuǎn)換,不在細(xì)講。
由此可見(jiàn),要做內(nèi)部自回環(huán)以及外部自回環(huán),都可以通過(guò)IBERT來(lái)實(shí)現(xiàn)。
當(dāng)然還有一個(gè)選擇None,也是外回環(huán)。
回環(huán)的過(guò)程是:
Traffic Generator產(chǎn)生數(shù)據(jù)通過(guò)TX發(fā)送出去,之后經(jīng)過(guò)一系列路徑,在由RX接收最終到達(dá)Traffic Checker,經(jīng)過(guò)將發(fā)送的數(shù)據(jù)與接收數(shù)據(jù)對(duì)比,可以得到各種報(bào)告,包括眼圖等。
補(bǔ)充
要做內(nèi)回環(huán)也好,外回環(huán)也好,我們需要選擇是那個(gè)通道發(fā)送以及那個(gè)通道接收,這就需要create link,可以選擇該bank上的任意一個(gè)通道發(fā)送以及任意一個(gè)通道接收。當(dāng)然還有一個(gè)最簡(jiǎn)單的辦法,就是刪了所有的link,點(diǎn)擊auto link(類(lèi)似這樣的),Vivado會(huì)自動(dòng)探測(cè)到那一路鏈接有通信。
通常都是X0Y6通道發(fā),X0Y6通道收,類(lèi)似如此,畢竟成雙成對(duì)才是真理。
原文鏈接
https://gitcode.csdn.net/66ca084daa1c2020b359a016.html
-
FPGA
+關(guān)注
關(guān)注
1630文章
21803瀏覽量
606449 -
串行總線
+關(guān)注
關(guān)注
1文章
183瀏覽量
30722
原文標(biāo)題:高速串行總線系列-IBERT 使用介紹
文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
JDSU Xgig1000 12G SAS/SATA 分析儀應(yīng)對(duì)高速串行總線挑戰(zhàn)的理想平臺(tái)
![JDSU Xgig1000 12G SAS/SATA 分析儀應(yīng)對(duì)<b class='flag-5'>高速</b><b class='flag-5'>串行</b><b class='flag-5'>總線</b>挑戰(zhàn)的理想平臺(tái)](https://file1.elecfans.com/web1/M00/F5/9A/wKgZoWc_70iADbHhAAKYd6HkFjw330.png)
【米爾-Xilinx XC7A100T FPGA開(kāi)發(fā)板試用】+03.SFP光口測(cè)試(zmj)
高速并行總線的工作原理是什么 高速并行總線有哪些
![<b class='flag-5'>高速</b>并行<b class='flag-5'>總線</b>的工作原理是什么 <b class='flag-5'>高速</b>并行<b class='flag-5'>總線</b>有哪些](https://file1.elecfans.com/web2/M00/06/91/wKgaombb_eSAWCkjAABPa7NEl-U574.png)
電腦通用串行總線控制器感嘆號(hào)怎么辦
通用串行總線控制器和通用串行總線設(shè)備的區(qū)別
![](https://file1.elecfans.com/web2/M00/01/8F/wKgaomawpOSAWBkrAAT-fCSnncg558.jpg)
80%工程師都不知道|如何1秒確認(rèn)串行總線數(shù)據(jù)位置#總線 #總線解碼 #示波器使用教程 #i2c #通訊總線
FPGA如何發(fā)出高速串行信號(hào)
![FPGA如何發(fā)出<b class='flag-5'>高速</b><b class='flag-5'>串行</b>信號(hào)](https://file1.elecfans.com/web2/M00/00/93/wKgZomawQ7iAEUeUAAAV__or0_8223.png)
TSB12LV01B IEEE 1394-1995高速串行總線鏈路層控制器數(shù)據(jù)表
![TSB12LV01B IEEE 1394-1995<b class='flag-5'>高速</b><b class='flag-5'>串行</b><b class='flag-5'>總線</b>鏈路層控制器數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
深度解析高速串行信號(hào)的誤碼測(cè)試|線上講堂
![深度解析<b class='flag-5'>高速</b><b class='flag-5'>串行</b>信號(hào)的誤碼測(cè)試|線上講堂](https://file.elecfans.com/web2/M00/83/06/poYBAGOX2z6AA2hEAAA94Gv7f9I634.png)
高速串行通信協(xié)議都有哪些
高速串行傳輸技術(shù)的由來(lái)和發(fā)展
高速串行總線有哪些
高速串行信號(hào)測(cè)試時(shí)注意事項(xiàng)有哪些
高速串行收發(fā)器原理及芯片設(shè)計(jì)
AMD自適應(yīng)計(jì)算加速平臺(tái)之GTYP收發(fā)器誤碼率測(cè)試IBERT實(shí)驗(yàn)(6)
![AMD自適應(yīng)計(jì)算加速平臺(tái)之GTYP收發(fā)器誤碼率測(cè)試<b class='flag-5'>IBERT</b>實(shí)驗(yàn)(6)](https://file1.elecfans.com/web2/M00/C9/0A/wKgaomYY78iAcKrsAAARdyax0AM651.png)
評(píng)論