對(duì)于芯片設(shè)計(jì)公司而言，成功研發(fā)并推出一顆采用在性能、面積、功耗方面具有競(jìng)爭(zhēng)力的芯片，面臨著多重挑戰(zhàn)。不但需要建立安全可靠的先進(jìn)工藝流片生產(chǎn)供應(yīng)鏈，也要解決伴隨工藝節(jié)點(diǎn)的持續(xù)演進(jìn)，其設(shè)計(jì)實(shí)現(xiàn)難度增加所帶來(lái)的挑戰(zhàn)。

特別是隨著AI領(lǐng)域的快速發(fā)展，如今復(fù)雜SoC芯片，功能越來(lái)越強(qiáng)大，也基本都擁有“先進(jìn)工藝節(jié)點(diǎn)、芯片面積較大、三維集成技術(shù)”中的全部或者部分特點(diǎn)。如何在先進(jìn)工藝下提升復(fù)雜SoC的PPA，已成為業(yè)界廣泛熱議的話(huà)題。

紫光國(guó)芯復(fù)雜SoC開(kāi)發(fā)一站式服務(wù)

在2024年ICCAD的IP與IC設(shè)計(jì)服務(wù)專(zhuān)題論壇上，紫光國(guó)芯副總裁王成偉特別分享了在先進(jìn)工藝節(jié)點(diǎn)下，紫光國(guó)芯在復(fù)雜SoC設(shè)計(jì)開(kāi)發(fā)中的策略與經(jīng)驗(yàn)。

先進(jìn)工藝節(jié)點(diǎn)的挑戰(zhàn)

在論壇演講中，王成偉首先深入探討了先進(jìn)工藝節(jié)點(diǎn)給數(shù)字后端設(shè)計(jì)、可測(cè)性設(shè)計(jì)和模擬設(shè)計(jì)等領(lǐng)域所帶來(lái)的挑戰(zhàn)，并詳細(xì)闡述了相關(guān)應(yīng)對(duì)策略，例如：

數(shù)字后端在先進(jìn)工藝下如何兼顧PPA與良率，解決時(shí)序收斂與布局布線(xiàn)的挑戰(zhàn)。

DFT傳統(tǒng)模型難以滿(mǎn)足產(chǎn)品低DPPM要求的挑戰(zhàn)。

模擬電路設(shè)計(jì)中更復(fù)雜物理效應(yīng)的應(yīng)對(duì)策略，更寬工藝角的全面仿真，更復(fù)雜寄生參數(shù)的提取和可靠性驗(yàn)證等挑戰(zhàn)。

大面積復(fù)雜SoC的實(shí)現(xiàn)

針對(duì)大面積、超大規(guī)模的復(fù)雜SoC，紫光國(guó)芯面對(duì)片上網(wǎng)絡(luò)結(jié)構(gòu)變化、單芯片晶體管密度提升和功耗密度提升等實(shí)際挑戰(zhàn)，從布局布線(xiàn)、高頻時(shí)序收斂、提升迭代時(shí)間等關(guān)鍵方面，結(jié)合自身經(jīng)驗(yàn)形成了一套整體的先進(jìn)工藝芯片實(shí)現(xiàn)方案。具體包括如下：

·解決大規(guī)模芯片的片上網(wǎng)絡(luò)（NOC）的結(jié)構(gòu)在后端的時(shí)序、繞通性難點(diǎn)。

·針對(duì)大面積芯片中不同網(wǎng)絡(luò)類(lèi)型的多模態(tài)時(shí)鐘樹(shù)實(shí)施策略。

· 針對(duì)先進(jìn)工藝大規(guī)模芯片晶體管數(shù)量的劇增，所需的布局布線(xiàn)、物理驗(yàn)證、時(shí)序驗(yàn)證各個(gè)階段的迭代加速方法學(xué)。

三維堆疊技術(shù)的運(yùn)用

除設(shè)計(jì)方法學(xué)外，近年來(lái)采用一些其他不同于傳統(tǒng)芯片的結(jié)構(gòu)，來(lái)達(dá)到或超過(guò)同等先進(jìn)工藝芯片性能的方案，也被越來(lái)越多的采用。目前，主流的先進(jìn)工藝下新的技術(shù)架構(gòu)除了Chiplet、2.5D/3D封裝等形式外，異構(gòu)集成也迅速發(fā)展成一種新的路線(xiàn)選擇，該技術(shù)可以將不同功能的芯片或模塊通過(guò)先進(jìn)制造或封裝技術(shù)集成在一起，實(shí)現(xiàn)功能的多樣化和優(yōu)化，例如紫光國(guó)芯推出的三維堆疊DRAM（SeDRAM ^?^ ）技術(shù)方案，將3D堆疊的DRAM與Logic芯片進(jìn)行異質(zhì)集成，可提供超大帶寬與超低功耗，有效解決大算力芯片遇到的存儲(chǔ)墻等問(wèn)題。

異質(zhì)集成芯片不同于傳統(tǒng)芯片，在實(shí)現(xiàn)時(shí)會(huì)遇到SoC設(shè)計(jì)架構(gòu)和后端物理設(shè)計(jì)新的挑戰(zhàn)。如芯片架構(gòu)的調(diào)整、多芯片堆疊的功耗及熱仿真、對(duì)異質(zhì)堆疊芯片供電可靠性和時(shí)序完整性的聯(lián)合驗(yàn)證等。紫光國(guó)芯在這些技術(shù)領(lǐng)域積累了深厚的經(jīng)驗(yàn)，多款搭載該技術(shù)的SoC芯片產(chǎn)品已實(shí)現(xiàn)量產(chǎn)。

在如今市場(chǎng)競(jìng)爭(zhēng)和工藝演進(jìn)的背景下，IC設(shè)計(jì)企業(yè)正面臨工藝制程節(jié)點(diǎn)持續(xù)微縮的挑戰(zhàn)。王成偉在演講中表示，“在面對(duì)工藝制程的挑戰(zhàn)和市場(chǎng)需求的快速變化時(shí)，構(gòu)建一個(gè)能夠迅速解決工藝設(shè)計(jì)開(kāi)發(fā)難點(diǎn)和適配客戶(hù)需求的完整芯片設(shè)計(jì)開(kāi)發(fā)體系至關(guān)重要。紫光國(guó)芯憑借其整體化的先進(jìn)芯片實(shí)現(xiàn)方案和豐富的低功耗、大規(guī)模芯片實(shí)現(xiàn)經(jīng)驗(yàn)，靈活的商業(yè)模式，以及在異質(zhì)堆疊芯片設(shè)計(jì)領(lǐng)域的領(lǐng)先優(yōu)勢(shì)，已成功幫助客戶(hù)完成數(shù)十款復(fù)雜芯片的項(xiàng)目交付，其中包括先進(jìn)工藝芯片、超大規(guī)模芯片和異質(zhì)集成芯片?！?/p>

在2024 ICCAD展會(huì)現(xiàn)場(chǎng)，紫光國(guó)芯全面展示了包括全流程一站式設(shè)計(jì)服務(wù)在內(nèi)的前沿技術(shù)方案和創(chuàng)新應(yīng)用成果。目前，紫光國(guó)芯設(shè)計(jì)服務(wù)團(tuán)隊(duì)已服務(wù)近百家家海內(nèi)外客戶(hù)，交付了包含先進(jìn)工藝項(xiàng)目、異質(zhì)集成項(xiàng)目和超大規(guī)模SoC項(xiàng)目在內(nèi)的數(shù)百項(xiàng)服務(wù)成果，這些服務(wù)成果廣泛覆蓋基帶通訊、網(wǎng)絡(luò)處理、消費(fèi)類(lèi)、車(chē)規(guī)MCU、AR/VR、高帶寬存儲(chǔ)等多個(gè)關(guān)鍵領(lǐng)域，有效地幫助客戶(hù)從技術(shù)上解決先進(jìn)工藝所帶來(lái)的挑戰(zhàn)。