將Quartus II中FPGA管腳的分配及保存方法做一個(gè)匯總。本文首先介紹了FPGA 的管腳分配方法，其次介紹了Quartus II自動(dòng)添加管腳分配的方法，最后闡述了FPGA管腳分配文件保存方法，具體的跟隨小編一起來(lái)了解一下吧。

一、管腳分配方法

FPGA 的管腳分配，除了在QII軟件中，選擇“Assignments -》Pin”標(biāo)簽（或者點(diǎn)擊按鈕） ，打開(kāi)Pin Planner，分配管腳外，還有以下2種方法。

方法一：Import Assignments

步驟1：

使用記事本或類似軟件新建一個(gè)txt文件（或csv文件），按如下格式編寫(xiě)管腳分配內(nèi)容（不同的開(kāi)發(fā)版，其內(nèi)容也不同，本文以我使用的DIY_DE2開(kāi)發(fā)板為范例）?！具@種方式格式最為簡(jiǎn)單】

注意：To和Location兩個(gè)關(guān)鍵字中間有一個(gè)半角逗號(hào)。

圖1 pin.txt

步驟2：

在QII軟件中，選擇“Assignments -》 Import Assignments”。如圖所示，導(dǎo)入xxx.txt或者xxx.csv文件即可

圖2 導(dǎo)入pin.txt

步驟3：

在QII軟件中，選擇“Assignments -》 Pin”標(biāo)簽（或者點(diǎn)擊 按鈕） ，打開(kāi)Pin Planner，驗(yàn)證管腳是否分配正確。

圖3 驗(yàn)證管腳是否分配正確

方法二：導(dǎo)入source xxx.tcl文件

步驟1：

在QII軟件中，使用“Assignments -》 Remove Assignments”標(biāo)簽，移除管腳分配內(nèi)容，以確保此次操作，分配的管腳沒(méi)有因?yàn)楦采w而出現(xiàn)錯(cuò)誤的情況。

圖4 Remove Assignments

注：在未執(zhí)行任何管腳分配操作新工程中，可跳過(guò)步驟1。

步驟2：

使用記事本或類似軟件新建一個(gè)tcl文件，按如下格式編寫(xiě)管腳分配內(nèi)容（不同的開(kāi)發(fā)版，其內(nèi)容也不同，本文以我使用的DIY_DE2開(kāi)發(fā)板為范例）。

注意關(guān)鍵字set_location_assignment和-to的用法。

圖5 pin.tcl

步驟3：

執(zhí)行pin.tcl

方法1：在QII軟件中，使用“View -》 Utility Windows -》 Tcl Console”標(biāo)簽，打開(kāi)Quartus II Tcl Console。執(zhí)行語(yǔ)句：

圖6 source pin.tcl

方法2：在QII軟件中，使用“Tools -》 Tcl Scripts …”標(biāo)簽，打開(kāi)Tcl Scripts。

圖7 Tcl Scripts

選擇pin.tcl，選擇“Run”標(biāo)簽，執(zhí)行Tcl文件。

步驟4：

同方法1的步驟3。

步驟1：在QII軟件中，使用“Assignments —— Remove Assignments”標(biāo)簽，移除管腳分配內(nèi)容，以確保此次操作，分配的管腳沒(méi)有因?yàn)楦采w而出現(xiàn)錯(cuò)誤的情況。

注：在未執(zhí)行任何管腳分配操作新工程中，可跳過(guò)步驟1。

步驟2：使用記事本或類似軟件新建一個(gè)TCL文件，按如下格式編寫(xiě)管腳分配內(nèi)容（以EP1C12的 例程為例）

我們命名的名字就是后面那部分，PIN_*是FPGA硬件上癿引腳，-to后面的就是對(duì)應(yīng)的名字 如

set_location_assignment PIN_153 -to clk_50m

我們可以看到，原理圖中50MHz晶振Y1（CLK2）接的就是FPGA的153腳。 步驟3：將新建的TCL文件放到工程目錄文件夾下。

步驟4：執(zhí)行pin.tcl。

在QII軟件中，使用“Tools —— Tcl Scripts ?”標(biāo)簽，打開(kāi)Tcl Scripts

選擇pin.tcl，選擇“Run”標(biāo)簽，執(zhí)行Tcl文件。

如下所示，又看見(jiàn)Successfully了吧，返說(shuō)明我們腳本文件運(yùn)行成功了

二、Quartus II自動(dòng)添加管腳分配的方法

對(duì)CPLD大量管腳進(jìn)行分配是件頭疼的事情。在Pin Planner里逐一添加比較麻煩。或者布線改動(dòng)較多時(shí)需要逐一修改。

可以通過(guò)內(nèi)置tcl命令進(jìn)行自動(dòng)添加，步驟如下：

1. 新建一個(gè)文本文件，例如pin.txt

2. 添加多條管腳分配命令

set_location_assignment PIN_123 -to MODULE_PORT

其中，PIN_123是管腳123的編號(hào)，其它的類似。MODULE_PORT是TOP模塊的端口。

如果端口是多位的，則需使用如下命令

set_location_assignment PIN_123 -to MODULE_PORT［n］

其中，n表示端口的第n位

3. 在Quartus中打開(kāi)Tcl console，可以通過(guò)快捷鍵Alt+2打開(kāi)

4. 在Tcl console中粘貼pin.txt中所有命令，回車執(zhí)行

5. 自動(dòng)分配完成！可以在Pin Planner中查看分配結(jié)果。保留pin.txt用于未來(lái)管腳的更改。

三、FPGA管腳分配文件保存方法

使用別人的工程時(shí)，有時(shí)找不到他的管腳文件，但可以把他已經(jīng)綁定好的管腳保存下來(lái)，輸出到文件里。

方法一：

查看引腳綁定情況，quartus -》 assignment -》 Pins，打開(kāi)FPGA引腳界面，在這個(gè)界面的菜單中可以保存引腳文件為csv格式（表格形式）和tcl格式。

步驟：File -》 Export… -》 選擇保存名字和保存格式。

方法二：

直接輸出管腳配置，assignmengt -》 Export assignmengt，可以保存配置為qsf格式，該格式可以用記事本查看，在該文件中同樣包含了引腳信息。注意：保存時(shí)會(huì)在原工程文件夾下新建一個(gè)文件夾。

至于元件的其它配置方式，可以在qsf文件和tcl文件中用語(yǔ)句來(lái)設(shè)置，也可以在Assignment -》 device，界面中設(shè)置。

加載：

使用已經(jīng)有的引腳文件時(shí)，在選項(xiàng)assignment -》 Import assignment，中可以選擇要加載的引腳文件。此時(shí)，可以加載qsf 和 csv（或txt）文件。

保存的csv（txt）文件、qsf文件 和 tcl文件的區(qū)別：

csv（txt）文件：包含芯片所有管腳信息，包括分配的和未分配的；

qsf文件：包含管腳分配信息和芯片信息；

tcl文件：只包含已分配管腳信息。