0 引言
數(shù)字抽取濾波器是ΣΔADC(ΣΔAnolog-to-Digital Converter)的重要組成部為分,旨在從高速、低分辨率的調(diào)制信號(hào)中重構(gòu)出高分辨率、奈奎斯特頻率的信號(hào)。為節(jié)約硬件資源,同時(shí)滿足通帶紋波和阻帶衰減等要求,數(shù)字抽取濾波器一般采用CIC濾波器、CIC補(bǔ)償濾波器、半帶濾波器三級(jí)級(jí)聯(lián)方式構(gòu)成[1]。本文在此結(jié)構(gòu)的基礎(chǔ)上,對(duì)CIC濾波器部分進(jìn)行優(yōu)化,通過(guò)級(jí)聯(lián)結(jié)構(gòu)和多相分解技術(shù),最終有效地降低了CIC濾波器的功耗,提升了濾波器的運(yùn)算速度。
為更好地驗(yàn)證數(shù)字抽取濾波器的性能,本設(shè)計(jì)的輸入信號(hào)由ΣΔ調(diào)制器產(chǎn)生。根據(jù)640 MHz采樣頻率和64倍降采樣率,計(jì)算得到調(diào)制器最小階數(shù)為四階。經(jīng)過(guò)單環(huán)、級(jí)聯(lián)結(jié)構(gòu)的對(duì)比分析,最終選用四階單環(huán)前饋-反饋ΣΔ調(diào)制器。即在單環(huán)ΣΔ調(diào)制的基礎(chǔ)上,將第四級(jí)積分器的輸入和輸出端分別引入前饋和反饋,同時(shí)讓反饋回路作為第三級(jí)積分器的輸入[2]。在MATLAB中,使用0.5 MHz信號(hào)對(duì)該調(diào)制器進(jìn)行驗(yàn)證,調(diào)制器的輸出信噪比為114.7 dB。
本設(shè)計(jì)的數(shù)字抽取濾波器的目標(biāo)參數(shù)為:信號(hào)帶寬5 MHz,輸入信號(hào)頻率0.5 MHz,采樣頻率640 MHz,過(guò)采樣率為64,輸出信噪比90 dB以上,通帶紋波不大于0.01 dB。
1 CIC濾波器的設(shè)計(jì)
1.1 傳統(tǒng)CIC濾波器
CIC抽取濾波器是一種線性相關(guān)的FIR(Finite Impulse Response,F(xiàn)IR)濾波器,濾波器系數(shù)均為1,結(jié)構(gòu)組成只有積分器、寄存器和加法器,省去了乘法器,有效降低了硬件開(kāi)銷和電路復(fù)雜度。
降采樣率為M,階數(shù)為N的CIC濾波器的z域傳輸函數(shù)為[3]:
根據(jù)傳輸函數(shù)得到圖1的濾波器結(jié)構(gòu)圖,此為傳統(tǒng)遞歸結(jié)構(gòu)。
傳統(tǒng)結(jié)構(gòu)的CIC濾波器由兩部分組成:第一部分為積分器,第二部分為差分器??梢钥吹?,所有積分器都工作在最高采樣頻率下,導(dǎo)致了傳統(tǒng)結(jié)構(gòu)功耗的增加。
芯片版圖尺寸主要由寄存器個(gè)數(shù)及位數(shù)決定,字長(zhǎng)大消耗硬件資源多,所以CIC濾波器的輸出數(shù)據(jù)位數(shù)增長(zhǎng)也是需要關(guān)注的一個(gè)方面。降采樣率為M,階數(shù)為N的CIC濾波器輸出數(shù)據(jù)位數(shù)由Nlog2M+Bin決定,Bin為調(diào)制器輸入位數(shù)。
1.2 多相分解CIC濾波器
為有效降低功耗,應(yīng)使濾波器工作在低采樣頻率下,即讓抽取步驟在整個(gè)CIC濾波器的最前端完成,這就需要對(duì)CIC濾波器的傳輸函數(shù)進(jìn)行多相分解[4]。
下面以N=3、M=4為例,對(duì)分解步驟進(jìn)行說(shuō)明,由分解后的圖2可得采樣頻率降低為fs/4。
該結(jié)構(gòu)中的系數(shù)相乘可以通過(guò)移位相加實(shí)現(xiàn),因此只需要延時(shí)器(寄存器)和加法器,消耗資源少。通過(guò)多相分解,在一開(kāi)始就進(jìn)行降采樣,使后級(jí)都工作在較低的時(shí)鐘頻率下,有效降低了功耗。
1.3 CIC濾波器的結(jié)構(gòu)設(shè)計(jì)
為使量化噪聲在信號(hào)帶寬內(nèi)的混疊可以忽略不計(jì),對(duì)于L階的ΣΔ調(diào)制器,CIC濾波器至少為L(zhǎng)+1階。由四階調(diào)制器可得,本次設(shè)計(jì)應(yīng)至少選用五階CIC濾波器來(lái)實(shí)現(xiàn)16倍降采樣。
將其分為兩級(jí)4×4級(jí)聯(lián)結(jié)構(gòu)以避免一級(jí)結(jié)構(gòu)過(guò)于復(fù)雜,根據(jù)Noble恒等式得:
由于第一級(jí)選擇多相結(jié)構(gòu),p選取2或者3。再參考幅頻特性以及占用資源來(lái)選出最佳q值。
1.3.1 幅頻特性分析
幅頻特性主要看混疊帶部分的衰減情況,因?yàn)檫@部分決定了總體的噪聲情況。如圖3,線a處對(duì)應(yīng)通帶截止頻率,線b處對(duì)應(yīng)混疊發(fā)生區(qū)域。引入帶寬比例因子β=B/Fs×M=5/640×16=1/8,計(jì)算得到a處的值為w1=β×2×π/16,b處的值為w2=2×π/16-w1。對(duì)w1、w2歸一化處理后得w1′=w1/π=0.015 6,w2′=w2/π=0.109 4。
p=2時(shí),q最小取值為6,現(xiàn)選取q=6、7、8進(jìn)行比較,使用不同的q值進(jìn)行級(jí)聯(lián),得到對(duì)應(yīng)幅頻響應(yīng)圖,如圖4所示。觀察位于w1′、w2′處的衰減情況。表1為p=2時(shí)的通帶和阻帶衰減對(duì)比。
由表1可知第二級(jí)取值越大,混疊處的衰減越大,但同時(shí)基帶內(nèi)信號(hào)的衰減也會(huì)增加,影響幅頻特性。當(dāng)q=7時(shí),混疊處的衰減已經(jīng)滿足要求,所以p=2時(shí),對(duì)應(yīng)選取q=7。
同理p=3,q分別取6、7、8時(shí),對(duì)應(yīng)混疊區(qū)域的衰減情況見(jiàn)表2。
經(jīng)過(guò)比較,選擇3-6結(jié)構(gòu)或2-7結(jié)構(gòu)。
1.3.2 加法器和寄存器分析
為了進(jìn)一步確定最終結(jié)構(gòu),還需要考慮硬件消耗情況,在輸出結(jié)果符合要求的前提下,消耗較少加法器和寄存器為優(yōu)。表3為2-7和3-6兩種情況下的加法器個(gè)數(shù)和有效位數(shù)。
兩種結(jié)構(gòu)的衰減特性基本一樣,字長(zhǎng)也相同,只相差一個(gè)加法器。將上述兩種結(jié)構(gòu)通過(guò)SIMULINK仿真,查看結(jié)果發(fā)現(xiàn),p=3,q=6結(jié)構(gòu)與總的傳輸函數(shù)匹配效果更好,輸出信噪比更高。所以最終選擇p=3,q=6,其幅頻響應(yīng)如圖5。
完成對(duì)上述兩部分階數(shù)和結(jié)構(gòu)的選擇后,將其級(jí)聯(lián),完成CIC濾波器整體設(shè)計(jì)。第一部分階數(shù)為3階,利用多相分解;第二部分階數(shù)為6階,選取傳統(tǒng)遞歸結(jié)構(gòu),最終實(shí)現(xiàn)高頻工作。
2 其他濾波器的設(shè)計(jì)
2.1 CIC補(bǔ)償濾波器
完成CIC濾波器的設(shè)計(jì)后,觀察其基帶內(nèi)的幅頻響應(yīng),得到通帶邊緣處的衰減為0.2 dB。為使通帶信號(hào)平坦,滿足通帶紋波小于0.01 dB的設(shè)計(jì)要求,需在CIC濾波器后加CIC補(bǔ)償濾波器,對(duì)CIC濾波器輸出信號(hào)的通帶衰減進(jìn)行補(bǔ)償。同時(shí),CIC補(bǔ)償濾波器還兼顧2倍降采樣的作用。
利用MATLAB中SIMULINK模型庫(kù)中的CIC Compensator Fliter,對(duì)CIC補(bǔ)償濾波器進(jìn)行設(shè)計(jì)。根據(jù)輸入信號(hào)采樣頻率和降采樣率,計(jì)算得:通帶頻率9 MHz,阻帶頻率11 MHz,濾波器結(jié)構(gòu)選用直接型。
設(shè)計(jì)所得的CIC補(bǔ)償濾波器階數(shù)為72階,消耗乘法器73個(gè),加法器72個(gè)。
通過(guò)MATLAB編程得到補(bǔ)償前后的濾波器幅頻響應(yīng)曲線如圖6。
經(jīng)過(guò)CIC補(bǔ)償濾波器后,響應(yīng)曲線變得非常平,帶寬附近的通帶衰減為0.003 5 dB,達(dá)到小于0.01 dB的設(shè)計(jì)要求。
2.2 半帶濾波器
為達(dá)到阻帶衰減要求,最后一級(jí)選用半帶濾波器[5]。本次設(shè)計(jì)利用MATLAB中的“filter design”。采用“等紋波”法進(jìn)行設(shè)計(jì),結(jié)構(gòu)上選取直接型結(jié)構(gòu)。根據(jù)輸入采樣頻率20 MHz,降采樣率2,在濾波器設(shè)計(jì)界面中設(shè)置阻帶衰減為105 dB,計(jì)算得到過(guò)渡帶寬度為1 MHz。最終設(shè)計(jì)得到半帶濾波器的幅頻響應(yīng)曲線如圖7所示。本次設(shè)計(jì)消耗乘法器65個(gè),加法器64個(gè)。
由圖7可知,濾波器的通帶和阻帶衰減均滿足設(shè)計(jì)要求。
3 仿真結(jié)果
在SIMULINK Module中將上述每一子模塊搭建完成后進(jìn)行級(jí)聯(lián),輸入一個(gè)幅度為0.67 V,頻率為0.5 MHz的正弦波。將最后的輸出數(shù)據(jù)(設(shè)為a)通過(guò)To Workspace導(dǎo)入到MATLAB中,在MATLAB命令行中執(zhí)行snr(a),計(jì)算輸出信號(hào)信噪比,得到整個(gè)ΣΔ模數(shù)轉(zhuǎn)換器的輸出信噪比為97.40 dB,如圖8所示,計(jì)算得到分辨率為16位。
為進(jìn)一步驗(yàn)證數(shù)字抽取濾波器的輸出結(jié)果,使用示波器觀察輸出波形。選擇SIMULINK中的scope模塊,輸入相應(yīng)的時(shí)間范圍,本次設(shè)置選擇顯示兩個(gè)時(shí)間周期。得到輸出波形如圖9所示,可以看到輸出維持了輸入正弦信號(hào)的趨勢(shì)。
4 結(jié)論
本論文以降低功耗為目的,對(duì)工作在高頻信號(hào)下的數(shù)字抽取濾波器結(jié)構(gòu)進(jìn)行設(shè)計(jì)。利用多項(xiàng)分解優(yōu)化了CIC濾波器結(jié)構(gòu),并搭建了四階調(diào)制器,利用MATLAB軟件對(duì)其進(jìn)行功能仿真。最終仿真所得各項(xiàng)結(jié)果均滿足設(shè)計(jì)要求。
-
濾波器
+關(guān)注
關(guān)注
161文章
7868瀏覽量
178993
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
求助,AD7190關(guān)于Σ-Δ ADC其中的抽取濾波器的數(shù)據(jù)轉(zhuǎn)換問(wèn)題求解
數(shù)字濾波器設(shè)計(jì)
數(shù)字抽取濾波器的DSP優(yōu)化設(shè)計(jì)
級(jí)聯(lián)COSINE濾波器在抽取濾波中的研究
![級(jí)聯(lián)COSINE<b class='flag-5'>濾波器</b>在<b class='flag-5'>抽取</b><b class='flag-5'>濾波</b>中的研究](https://file.elecfans.com/web2/M00/48/EA/pYYBAGKhtC2ACUtkAAAVQ1CnSzE466.jpg)
數(shù)字下變頻中抽取濾波器的設(shè)計(jì)及FPGA實(shí)現(xiàn)
以FPGA為基礎(chǔ)的Σ-? 轉(zhuǎn)換中抽取濾波器的設(shè)計(jì)過(guò)程詳解
![以FPGA為基礎(chǔ)的Σ-? 轉(zhuǎn)換中<b class='flag-5'>抽取</b><b class='flag-5'>濾波器</b>的設(shè)計(jì)過(guò)程詳解](https://file1.elecfans.com//web2/M00/A6/F3/wKgZomUMQWyAVyvaAAAUgLb-tYs437.jpg)
基于FGPA實(shí)現(xiàn)數(shù)字下變頻器的抽取濾波器設(shè)計(jì)方案詳解
高頻數(shù)字抽取濾波器的設(shè)計(jì)
![<b class='flag-5'>高頻數(shù)字</b><b class='flag-5'>抽取</b><b class='flag-5'>濾波器</b>的設(shè)計(jì)](https://file1.elecfans.com//web2/M00/A7/2F/wKgZomUMQuaAXeHMAAAPiayQY6M992.gif)
FPGA的FIR抽取濾波器設(shè)計(jì)詳細(xì)教程
![FPGA的FIR<b class='flag-5'>抽取</b><b class='flag-5'>濾波器</b>設(shè)計(jì)詳細(xì)教程](https://file1.elecfans.com//web2/M00/A7/32/wKgZomUMQvKAOIYaAAAOdG9-YeM877.jpg)
FPGA的FIR抽取濾波器設(shè)計(jì)教程
![FPGA的FIR<b class='flag-5'>抽取</b><b class='flag-5'>濾波器</b>設(shè)計(jì)教程](https://file.elecfans.com/web1/M00/4F/D6/pIYBAFrj5biAfIdYAAAO2DIBR54615.jpg)
改進(jìn)型64倍降采樣數(shù)字抽取濾波器的設(shè)計(jì)與仿真分析
![改進(jìn)型64倍降采樣<b class='flag-5'>數(shù)字</b><b class='flag-5'>抽取</b><b class='flag-5'>濾波器</b>的設(shè)計(jì)與仿真分析](https://file.elecfans.com/web1/M00/91/2B/o4YBAFzSK9eAbp4RAAA34w8IefQ667.jpg)
如何使用FPGA實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)
![如何使用FPGA實(shí)現(xiàn)FIR<b class='flag-5'>抽取</b><b class='flag-5'>濾波器</b>的設(shè)計(jì)](https://file.elecfans.com/web1/M00/C7/C1/o4YBAF9ttheASoUdAAEf6w3-cxo407.png)
怎么樣使用FPGA設(shè)計(jì)ADC數(shù)字抽取濾波器
![怎么樣使用FPGA設(shè)計(jì)ADC<b class='flag-5'>數(shù)字</b><b class='flag-5'>抽取</b><b class='flag-5'>濾波器</b>](https://file.elecfans.com/web1/M00/C4/F6/o4YBAF9GJwmATfCkAAExF_-H9oM390.png)
關(guān)于抽取和插值濾波器的介紹
![<b class='flag-5'>關(guān)于</b><b class='flag-5'>抽取</b>和插值<b class='flag-5'>濾波器</b>的介紹](https://file.elecfans.com/web1/M00/F0/8F/o4YBAGCsbTKAKeH1AAEQ-wByyeA212.png)
基于FPGA的_ADC數(shù)字抽取濾波器Sinc_3設(shè)計(jì)
![基于FPGA的_ADC<b class='flag-5'>數(shù)字</b><b class='flag-5'>抽取</b><b class='flag-5'>濾波器</b>Sinc_3設(shè)計(jì)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
評(píng)論