在設(shè)計(jì)高性能數(shù)據(jù)采集系統(tǒng)時(shí),勤奮的工程師仔細(xì)選擇高精度模數(shù)轉(zhuǎn)換器(ADC)以及模擬前端調(diào)節(jié)電路所需的其他元件。在幾個(gè)星期的設(shè)計(jì)工作之后,執(zhí)行模擬并優(yōu)化電路原理圖,為了趕工期,設(shè)計(jì)人員迅速地將電路板布局布線組合在一起。一個(gè)星期之后,對(duì)第一個(gè)原型電路板進(jìn)行測(cè)試。出乎預(yù)料的是,電路板性能與預(yù)期的不一樣。
這種情景在你身上發(fā)生過(guò)嗎?
最優(yōu)PCB布局布線對(duì)于使ADC達(dá)到預(yù)期的性能至關(guān)重要。當(dāng)設(shè)計(jì)包含混合信號(hào)器件的電路時(shí),應(yīng)該始終從良好的接地安排入手,并且使用最佳元件放置位置和信號(hào)走線將設(shè)計(jì)分為模擬、數(shù)字和電源部分。
參考路徑是ADC布局布線中最關(guān)鍵的,這是因?yàn)樗修D(zhuǎn)換都是基準(zhǔn)電壓的函數(shù)。在傳統(tǒng)逐次逼近寄存器 (SAR) ADC架構(gòu)中,參考路徑也是最敏感的,因?yàn)榛鶞?zhǔn)引腳上有到基準(zhǔn)源的動(dòng)態(tài)負(fù)載。
由于基準(zhǔn)電壓在每次轉(zhuǎn)換期間被數(shù)次采樣,高電流瞬變出現(xiàn)在這個(gè)終端上,其中ADC內(nèi)部電容器陣列在這個(gè)位置位時(shí)被開(kāi)啟和充電?;鶞?zhǔn)電壓在每個(gè)轉(zhuǎn)換時(shí)鐘周期內(nèi)必須保持穩(wěn)定,并且穩(wěn)定至所需的N位分辨率,否則的話會(huì)出現(xiàn)線性誤差和丟碼錯(cuò)誤。
圖1顯示典型12位SAR ADC基準(zhǔn)終端上的轉(zhuǎn)換階段期間的電流瞬變。
圖1. 12位SAR ADC基準(zhǔn)引腳上的電流瞬變
由于這些動(dòng)態(tài)電流,需要使用高質(zhì)量旁路電容器(CREF)對(duì)基準(zhǔn)引腳進(jìn)行去耦合操作。此旁路電容器用作一個(gè)電荷存儲(chǔ)器,在這些高頻瞬變電流期間提供瞬時(shí)充電。應(yīng)該將基準(zhǔn)旁路電容器放置在盡量靠近基準(zhǔn)引腳的位置上,并使用較短的低電感連接將它們連接在一起。
圖2為有兩個(gè)獨(dú)立內(nèi)部電壓基準(zhǔn)的14位雙ADCADS7851的電路板布局布線示例。
圖2.具有兩個(gè)獨(dú)立內(nèi)部電壓基準(zhǔn)的雙ADC布局布線示例
在這個(gè)四層PCB電路板示例中,設(shè)計(jì)人員使用了位于元件正下方的堅(jiān)固接地平面,并將電路板劃分為模擬和數(shù)字部分,以使敏感輸入和基準(zhǔn)信號(hào)遠(yuǎn)離噪聲源。他用10μF,X7R級(jí),0805尺寸的陶瓷電容器 (CREF-x) 來(lái)旁路REFOUT-A和REFOUT-B基準(zhǔn)輸出,以實(shí)現(xiàn)最優(yōu)性能,并且將他們連接至使用小型0.1 ?串聯(lián)電阻的元件上,以保持總體阻抗高頻時(shí)較低且恒定。他還使用寬跡線來(lái)減少電感。
我強(qiáng)烈建議把CREF與ADC放在同一層上。還應(yīng)該避免在基準(zhǔn)引腳和旁路電容器之間放置導(dǎo)孔。ADS7851的每一個(gè)基準(zhǔn)接地引腳都有單獨(dú)的接地連接,而每個(gè)旁路電容器都有到接地路徑的低電感連接。
如果你正在使用需要外部基準(zhǔn)源的ADC,你應(yīng)該盡量降低參考信號(hào)路徑中的電感——從基準(zhǔn)緩沖器輸出到旁路電容器,到ADC基準(zhǔn)輸入。
圖3為使用外部基準(zhǔn)和緩沖器的18位SAR ADCADS8881的布局布線示例。通過(guò)將電容器放置在引腳的0.1英寸范圍以內(nèi),并且將其與寬度為20密耳的跡線和多個(gè)15密耳的接地導(dǎo)孔相連,設(shè)計(jì)人員將基準(zhǔn)電容器和REF引腳之間的電感保持在小于2nH的水平上。我推薦使用額定電壓至少為10V的單個(gè),10uF,X7R級(jí),0805尺寸的陶瓷電容器。
基準(zhǔn)緩沖器電路到REF引腳的跡線長(zhǎng)度保持為盡可能的短,以確保快速穩(wěn)定響應(yīng)。
REF引腳的正確去耦合對(duì)于實(shí)現(xiàn)最優(yōu)性能十分關(guān)鍵。此外,在參考路徑中保持低電感連接使得基準(zhǔn)驅(qū)動(dòng)電路在轉(zhuǎn)換期間保持穩(wěn)定,使你向獲得所需的效果又邁進(jìn)了一步。
圖3.具有外部基準(zhǔn)和緩沖器的ADC布局布線示例
-
pcb
+關(guān)注
關(guān)注
4327文章
23179瀏覽量
400326 -
SAR
+關(guān)注
關(guān)注
3文章
419瀏覽量
46119 -
adc
+關(guān)注
關(guān)注
99文章
6537瀏覽量
545914
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
華為PCB的EMC設(shè)計(jì)指南
![華為<b class='flag-5'>PCB</b>的EMC設(shè)計(jì)<b class='flag-5'>指南</b>](https://file1.elecfans.com/web3/M00/06/0C/wKgZO2eHGROAJLJYAAARXQSyXzo416.jpg)
在DSP上實(shí)現(xiàn)DDR2 PCB布局布線
![在DSP上實(shí)現(xiàn)DDR2 <b class='flag-5'>PCB</b><b class='flag-5'>布局</b><b class='flag-5'>布線</b>](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
求助,關(guān)于模擬電路的PCB布線及布局問(wèn)題求解
高速ADC PCB布局布線技巧分享
![高速<b class='flag-5'>ADC</b> <b class='flag-5'>PCB</b><b class='flag-5'>布局</b><b class='flag-5'>布線</b>技巧分享](https://file1.elecfans.com/web2/M00/FE/30/wKgZomag1YyAA4CPAAAgggFccpo068.png)
DC電源模塊的 PCB設(shè)計(jì)和布局指南
![DC電源模塊的 <b class='flag-5'>PCB</b>設(shè)計(jì)和<b class='flag-5'>布局</b><b class='flag-5'>指南</b>](https://file1.elecfans.com/web2/M00/C3/9A/wKgaomXmu_qAVnzDADa94fpVXrs639.png)
關(guān)于NS SAR ADC的paper結(jié)構(gòu)介紹
![<b class='flag-5'>關(guān)于</b>NS <b class='flag-5'>SAR</b> <b class='flag-5'>ADC</b>的paper結(jié)構(gòu)介紹](https://file1.elecfans.com/web2/M00/C1/00/wKgaomXRzq6AQ6VGAAAggOsJ9Ak218.png)
評(píng)論