引言

圖像（音頻、視頻）采集和處理是現(xiàn)代樓宇自動(dòng)化、可視對(duì)講、電視會(huì)議以及遠(yuǎn)程實(shí)時(shí)監(jiān)控系統(tǒng)等應(yīng)用中的核心技術(shù)?，F(xiàn)在市面上的可視對(duì)講和安防監(jiān)控產(chǎn)品主要是模擬通道的，且采用同軸電費(fèi)傳輸。由于模擬信號(hào)的抗擾弱等問題，傳輸?shù)木嚯x有限并且效果不甚理想。將傳統(tǒng)的圖像模擬化處理改成數(shù)字化處理和傳輸，可以極大地提高圖像質(zhì)量與監(jiān)控效率，并且使得整個(gè)系統(tǒng)易于維護(hù)。

隨著嵌入式系統(tǒng)的不斷發(fā)展，甚至ARM或DSP的嵌入式音/視頻處理系統(tǒng)正逐步取代傳統(tǒng)的圖像處理系統(tǒng)，呈現(xiàn)強(qiáng)勁的發(fā)展趨勢。

1 芯片簡介

1.1 芯片基本組成及內(nèi)部結(jié)構(gòu)

AT91M40800是Atmel公司推出的AT91 16/32位微控制器系列中具有很高性價(jià)比的一款芯片。它基于ARM7TDMI內(nèi)核，內(nèi)含高性能的32位RISC處理器、16位高集成度指令集、8KB片上SRAM、可編程外部總線接口（EBI）、3通道16位計(jì)數(shù)器/定時(shí)器、32個(gè)可編程I/O口、中斷控制器、2個(gè)USART（其中每個(gè)各帶2個(gè)專用外部數(shù)據(jù)控制器）、可編程看門狗定時(shí)器、主時(shí)鐘電路和DRAM時(shí)序控制電路，并配有高級(jí)節(jié)能電路；同時(shí)，可支持JTAG調(diào)試，主頻可達(dá)到40MHz。 AT91M40800內(nèi)部結(jié)構(gòu)模塊如圖1所示。 1.2 芯片的總體特性 AT91M40800的ARM7TDMI內(nèi)核集成了嵌入式ICE接口，片內(nèi)含兩大類總線：系統(tǒng)總線和外圍總線。系統(tǒng)總線連接ARM7TDMI內(nèi)核與片內(nèi)存儲(chǔ)器、外圍總線接口以及AMBA橋電路；而外圍總線由AMBA橋電路來驅(qū)動(dòng)。通過可編程外部總線接口，可與片外存儲(chǔ)器（如Flash、ROM等）直接連接進(jìn)行數(shù)據(jù)交換。具有八級(jí)優(yōu)先級(jí)別的矢量中斷控制器可通過連接外圍數(shù)據(jù)控制器顯著提高音頻、視頻采集的實(shí)時(shí)性。

2 系統(tǒng)組成及原理

2.1 系統(tǒng)組成結(jié)構(gòu)及芯片選擇 本系統(tǒng)主要由以下幾大部分組成。

（1）視頻A/D轉(zhuǎn)換部分

完成從普通CCD攝像頭采集到的模擬視頻信號(hào)到數(shù)字視頻信號(hào)的轉(zhuǎn)換，主要采用Philips公司的SAA7113芯片。SAA7113是功能強(qiáng)大的可編程視頻輸入處理芯片，可以同時(shí)接入4路視頻信號(hào)，使用I2C總線技術(shù)。

（2）音頻編解碼部分

主要實(shí)現(xiàn)從麥克風(fēng)進(jìn)入的音頻信號(hào)的編解碼，采用Philips公司的UDA1344。它將A/D和D/A轉(zhuǎn)換功能集于一身，可以對(duì)麥克風(fēng)輸入的模擬聲音信號(hào)進(jìn)行A/D轉(zhuǎn)換，形成串行數(shù)字音頻流。

（3）音頻視頻磁場強(qiáng)度處理部分

將輸入的復(fù)合音頻、視頻流進(jìn)行壓縮處理，核心芯片選用***華邦電子的W99200F。該芯片具有強(qiáng)大的內(nèi)部功能，且有多種工作模式可供選擇可供選擇，可與音頻編解碼及視頻解碼芯片實(shí)現(xiàn)無縫連接。

（4）邏輯門控制部分

運(yùn)用FPGA進(jìn)行邏輯與時(shí)序控制，采用Xilinx公司SPARTAN-IIE系列的XC2S50E邏輯控制芯片。片內(nèi)集成了多種系統(tǒng)功能，如數(shù)字延遲鎖相環(huán)（DLL）、FIFO存儲(chǔ)器、變換器以及總線接口（PCI）等，可并行實(shí)現(xiàn)多種算法。

（5）嵌入式數(shù)據(jù)處理部分

以AT91M40800為嵌入式核心芯片，主要進(jìn)行系統(tǒng)控制與數(shù)據(jù)處理。 （6）網(wǎng)絡(luò)連接部分 通過以太網(wǎng)控制芯片，將音頻視頻流以UDP包的形式送入網(wǎng)絡(luò)進(jìn)行傳輸。采用Realtek公司生產(chǎn)的RTL8019AS作為主控制芯片。該芯片符合Ethernet II與IEEE802.3標(biāo)準(zhǔn)，采用全雙工方式，有8個(gè)中斷申請(qǐng)線以及16個(gè)I/O基地址可供選擇。

2.2系統(tǒng)原理框圖及工作原理

本系統(tǒng)原理框圖如圖2所示。 將CCD攝像頭采集到的視頻模擬信號(hào)送入A/D轉(zhuǎn)換芯片進(jìn)行視頻解碼。SAA7113芯片將輸入的PAL、NISC等不同制式的模擬復(fù)位信號(hào)解碼成亮度、色度信號(hào)，輸出標(biāo)準(zhǔn)的數(shù)字視頻YUV4：2：2格式，并產(chǎn)生場同步參考信號(hào)VREF、行同步參考信號(hào)HREF。同時(shí)，音頻編解碼芯片UDA1344將麥克風(fēng)輸入的模擬聲音信號(hào)解碼，形成的串行數(shù)字音頻流與輸出的數(shù)字視頻流復(fù)合，送入芯片W99200F進(jìn)行M-PEG格式的圖像壓縮。

該芯片具有視頻預(yù)處理、圖像裁剪、運(yùn)動(dòng)估計(jì)單元、運(yùn)動(dòng)圖像補(bǔ)償、量化表、可變長度編碼（產(chǎn)生位流到SDRAM）等強(qiáng)大內(nèi)部功能，負(fù)責(zé)將接收到的數(shù)據(jù)流進(jìn)行壓縮并同步音頻、視頻信號(hào)。壓縮處理輸出的音、視頻流，通過外部緩存FIFO直接輸入AT91M40800進(jìn)行整體系統(tǒng)數(shù)據(jù)處理。嵌入式系統(tǒng)初始化后，采用中斷請(qǐng)求方式來完成數(shù)據(jù)的采集和程序的存取，同時(shí)通過I2C總線初始化A/D轉(zhuǎn)換芯片和控制其工作狀態(tài)及工作方式。

其間，各部件的邏輯和時(shí)序控制是由FPGA來完成的，它控制中斷請(qǐng)求以及某些片選信號(hào)。XC2S50E內(nèi)含邏輯運(yùn)算、數(shù)字量監(jiān)測和接口控制單元等內(nèi)部資源，在與圖像壓縮芯片的接口控制中，主要完成地址發(fā)生、握手邏輯、時(shí)序控制等功能。當(dāng)檢測到SAA7113芯片輸出的奇偶同步標(biāo)志信號(hào)RTS0為高電平時(shí)，將此作為采集數(shù)據(jù)過程的時(shí)序起點(diǎn)，輸出采樣使能信號(hào)與地址選通信號(hào)；而收到像素延時(shí)結(jié)束信號(hào)，又生成相應(yīng)的寫地址和寫信號(hào)。XC2S50E初始化時(shí)，置DONE為低電平，在存儲(chǔ)器清零時(shí)又置INIT為低，以此復(fù)位PROGRAM，將數(shù)據(jù)流輸入。

當(dāng)收到嵌入式CPU采集數(shù)據(jù)的有效信號(hào)后，它控制A/D芯片采樣過程的動(dòng)作；當(dāng)完成了一幀數(shù)據(jù)的采集壓縮后，F(xiàn)PGA又向AT91M40800發(fā)出中斷請(qǐng)求信號(hào)并等待響應(yīng)。系統(tǒng)數(shù)據(jù)經(jīng)嵌入式處理器完成處理后，送入以太網(wǎng)控制芯片RTL8019AS，并最終以UDP包的形式傳送至網(wǎng)絡(luò)。如果網(wǎng)絡(luò)另一端裝備有終端機(jī)，則收到由網(wǎng)絡(luò)傳輸過來的數(shù)據(jù)后，可對(duì)音、視頻進(jìn)行解碼，并對(duì)視頻數(shù)據(jù)進(jìn)行回顯，對(duì)音頻數(shù)據(jù)進(jìn)行播放。通過同樣的一個(gè)逆據(jù)進(jìn)行回顯，對(duì)音頻數(shù)據(jù)進(jìn)行播放。通過同樣的一個(gè)逆過程，亦可實(shí)現(xiàn)可視對(duì)講的功能。

3 結(jié)論與展望

基于AT91M40800芯片的嵌入式音視頻處理系統(tǒng)，能保證音、視頻的質(zhì)量和數(shù)據(jù)處理的實(shí)時(shí)性，具有很好的可靠性和靈活性。雖然在網(wǎng)絡(luò)實(shí)時(shí)傳輸和系統(tǒng)軟件編程上還面臨一些挑戰(zhàn)，但是隨著嵌入式系統(tǒng)和圖像處理技術(shù)的不斷發(fā)展，這些都不會(huì)成為該系統(tǒng)推廣應(yīng)用的障礙。將其應(yīng)用在可視對(duì)講、遠(yuǎn)程監(jiān)控、可視IP電話等領(lǐng)域，將會(huì)具有廣闊的發(fā)展前景和應(yīng)用市場。