PCI總線自3.0版本開始支持MSI-X機(jī)制，對(duì)MSI做出了一些升級(jí)和改進(jìn)，以克服MSI機(jī)制的三個(gè)主要的缺陷：

1. 隨著系統(tǒng)的發(fā)展，對(duì)于特定的大型應(yīng)用，32個(gè)中斷向量不夠用了（參考前一篇文章）；

2. 只有一個(gè)目標(biāo)地址使得多核CPU情況下的，靜態(tài)中斷分配變得困難。如果能夠使每個(gè)向量對(duì)應(yīng)不同的唯一的地址，便會(huì)靈活很多；

3. 某些應(yīng)用中的中斷優(yōu)先級(jí)混亂問題。

有趣的是，MSI只支持32個(gè)中斷向量，而MSI-X支持多達(dá)2048個(gè)中斷向量，但是MSI-X的相關(guān)寄存器在配置空間中占用的空間卻更小。這是因?yàn)橹袛嘞蛄?a target="_blank">信息并不直接存儲(chǔ)在這里，而是在一款特殊的Memory（MIMO）中。并通過BIR（Base address Indicator Register， or BAR Index Register）來確定其在MIMO中的具體位置。如下圖所示：

Message Control寄存器的具體描述如下：

MSI-X查找表的示意圖如下：

結(jié)構(gòu)圖如下：

類似的，Pending Bits則位于另一個(gè)Memory中，其結(jié)構(gòu)圖如下：

注：無論是MSI還是MSI-X，其本質(zhì)上都是基于Memory Write 的，因此也可能會(huì)產(chǎn)生錯(cuò)誤。比如PCIe中的ECRC錯(cuò)誤等。