數(shù)字音頻廣播（DAB）是繼調(diào)幅（AM）、調(diào)頻（FM）廣播之后的第三代廣播。與現(xiàn)行廣播相比，DAB具有音質(zhì)好（CD質(zhì)量）、可實(shí)現(xiàn)多媒體及高速移動(dòng)接收、可加密、發(fā)射功率小、覆蓋面積大、頻譜利用率高、抗干擾能力強(qiáng)等優(yōu)點(diǎn)。DAB傳送的業(yè)務(wù)可以是多種多樣的，除了普通的音頻節(jié)目，它也可以傳送任何形式的其它數(shù)據(jù)，比如文字、靜止圖像或活動(dòng)影音。因此，人們也稱(chēng)DAB為數(shù)字多媒體廣播（DMB）。

本文主要介紹了基于PC和Cyclone II EP2C20F484C7的FPAG上實(shí)現(xiàn)DAB發(fā)射系統(tǒng)編碼器的軟硬件設(shè)計(jì)，設(shè)計(jì)充分考慮了電路規(guī)模和資源利用的要求。本設(shè)計(jì)最終用于測(cè)試DAB/DMB接收機(jī)。

DAB發(fā)射系統(tǒng)編碼器設(shè)計(jì)

DAB的發(fā)射系統(tǒng)主要包括處于節(jié)目提供商位置的信源編碼器、處于廣播臺(tái)位置的復(fù)用器和處于發(fā)射位置的COFDM（編碼正交頻分復(fù)用）編碼調(diào)制器，其中COFDM又可分為信道編碼和OFDM調(diào)制兩部分。DAB發(fā)射端的編碼器主要包括解ETI（業(yè)務(wù)群傳輸接口）幀模塊，信道編碼模塊，DQPSK調(diào)制模塊，OFDM調(diào)制模塊，上變頻模塊，數(shù)字濾波模塊、USB接口模塊等。其中信道編碼模塊包括能量擴(kuò)散、可刪除型卷積編碼、時(shí)間交織、頻率交織等。整個(gè)編碼器的輸入為來(lái)自復(fù)用器的ETI幀，輸出為模擬中頻信號(hào)。

整個(gè)設(shè)計(jì)主要由PC端的軟件編碼和FPGA端的IFFT模塊設(shè)計(jì)以及USB模塊和DAC模塊的PCB設(shè)計(jì)組成。PC端主要實(shí)現(xiàn)ETI幀的解復(fù)用，信道編碼以及DQPSK調(diào)制，通過(guò)USB接口將調(diào)制后的數(shù)據(jù)傳輸?shù)紽PGA端，F(xiàn)PGA端接收數(shù)據(jù)并交由IFFT模塊進(jìn)行IFFT變換，這是實(shí)現(xiàn)OFDM（正交頻分復(fù)用）的主要方法。IFFT輸出的數(shù)據(jù)通過(guò)IF上變頻器將基帶信號(hào)變?yōu)橹蓄l，經(jīng)數(shù)字濾波后送給DAC模塊。最后，DAC模塊將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)送入發(fā)射機(jī)，通過(guò)發(fā)射機(jī)發(fā)射出來(lái)，頻率從BANDIII（165-240Mhz）到L波段（1452-1492Mhz）都可選。

PC端軟件設(shè)計(jì)

PC端軟件主要實(shí)現(xiàn)ETI幀的解復(fù)用，信道編碼（包括能量擴(kuò)散，卷積編碼，時(shí)間交織，頻率交織），DQPSK調(diào)制。同時(shí)，通過(guò)廠商提供的驅(qū)動(dòng)程序?qū)崿F(xiàn)USB數(shù)據(jù)傳輸及USB模塊的控制，以及提供PC人機(jī)界面，用戶可以選擇要傳送的ETI節(jié)目并可設(shè)定其傳送模式。

（1） 解ETI幀：一個(gè)ETI幀中主要包括幀頭信息（本幀及幀內(nèi)各子通道的相關(guān)信息）和主業(yè)務(wù)流數(shù)據(jù)MST（包括音頻數(shù)據(jù)碼流和快速數(shù)據(jù)通道FIC）。首先我們需要將傳輸進(jìn)來(lái)的ETI幀的同步信息和幀長(zhǎng)信息提取出來(lái)，便于找到幀頭。再根據(jù)ETI幀格式，提取FIC信息和主業(yè)務(wù)數(shù)據(jù)流信息。

（2） 信道編碼：從ETI幀中提取出來(lái)的FIC數(shù)據(jù)和主業(yè)務(wù)流數(shù)據(jù)，將其進(jìn)行能量擴(kuò)散，再根據(jù)提取的各子信道保護(hù)等級(jí)信息，對(duì)各業(yè)務(wù)成分按保護(hù)等級(jí)進(jìn)行可刪除型卷積編碼，然后對(duì)主業(yè)務(wù)數(shù)據(jù)進(jìn)行時(shí)間交織，交織后的主業(yè)務(wù)數(shù)據(jù)復(fù)合成主業(yè)務(wù)信道（MSC）的CIF幀，F(xiàn)IC信息不經(jīng)過(guò)時(shí)間交織，與CIF幀一起復(fù)合成DAB傳輸幀。同時(shí)，在PC端還實(shí)現(xiàn)了對(duì)DAB傳輸幀進(jìn)行頻率交織。

（3） DQPSK調(diào)制：數(shù)據(jù)信息在進(jìn)行頻率交織后，根據(jù)各載波的初始相位進(jìn)行DQPSK調(diào)制，得到每個(gè)載波的調(diào)制相位信息。

（4） USB傳輸控制：DQPSK調(diào)制后的DAB幀通過(guò)USB接口傳輸?shù)紽PGA上的IFFT硬件模塊。根據(jù)廠家提供的USB驅(qū)動(dòng)編寫(xiě)相應(yīng)的USB數(shù)據(jù)傳輸程序。

FPGA端的設(shè)計(jì)

FPGA端主要實(shí)現(xiàn)IFFT（反傅立葉變換）運(yùn)算，IF上變頻器和數(shù)字濾波器。將PC傳送來(lái)的DAB幀相位信息進(jìn)行IFFT運(yùn)算，完成OFDM調(diào)制，然后將調(diào)制后的基帶信號(hào)經(jīng)變頻器變?yōu)橹蓄l信號(hào)，濾波后送給DAC模塊。由于要接收來(lái)自USB模塊的數(shù)據(jù)，所以FPGA上還需要一個(gè)USB接口模塊。同時(shí)，在USB接口模塊和IFFT模塊之間需要一個(gè)內(nèi)部RAM作為buffer緩沖區(qū)，IFFT運(yùn)算后，數(shù)據(jù)存儲(chǔ)到一個(gè)2048*24位的雙口RAM空間，經(jīng)變頻和濾波后，通過(guò)DAC接口模塊輸出給DAC模塊。IFFT運(yùn)算模塊，USB接口模塊，上變頻模塊、DAC接口模塊，這幾個(gè)模塊是通過(guò)ALTERA內(nèi)嵌的NIOSII軟核處理器來(lái)控制的，在FPGA上構(gòu)建了一個(gè)SOPC（System On Programmable Chip）系統(tǒng)。FPGA設(shè)計(jì)結(jié)構(gòu)如圖3所示。

考慮到本設(shè)計(jì)所占用資源，包括邏輯單元、嵌入式存儲(chǔ)器的多少，以達(dá)到資源充分利用，選用了ALTERA公司的Cyclone II系列FPGA EP2C20開(kāi)發(fā)板，此款開(kāi)發(fā)板具有512KByte的片外RAM空間，可以作為NIOS的程序存儲(chǔ)器和USB接口的數(shù)據(jù)緩沖區(qū)，以保證數(shù)據(jù)的實(shí)時(shí)傳輸。FPGA各模塊設(shè)計(jì)綜合后占用了15000多個(gè)邏輯單元（含NIOSII模塊）， 占用了82%（52個(gè)M4K）的存儲(chǔ)器位，整個(gè)系統(tǒng)使用65.536MHz的時(shí)鐘，有效地利用了開(kāi)發(fā)板的資源，結(jié)果良好。

PCB的設(shè)計(jì)

PCB的設(shè)計(jì)包含USB模塊和DAC模塊兩部分。

（1） USB模塊主要是實(shí)現(xiàn)PC與FPGA之間的高速通信，考慮到傳輸速度要達(dá)到300KB/s才能實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)傳輸，所以選用了FT245BL作為USB接口芯片。

（2） DAC模塊是為了將數(shù)字濾波器輸出的數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)。編碼器輸出的是數(shù)字的中頻信號(hào)，采樣頻率16.384MHz，帶寬1.536MHz。經(jīng)過(guò)DAC轉(zhuǎn)成模擬信號(hào)后還需要對(duì)其放大，濾波，最后輸出峰峰值為1V的DAB模擬中頻信號(hào)。

本文小結(jié)

本文介紹了基于PC和FPGA的DAB發(fā)射系統(tǒng)編碼器的設(shè)計(jì)，通過(guò)軟件實(shí)現(xiàn)了DAB發(fā)射系統(tǒng)OFDM調(diào)制前的信道編碼，經(jīng)試驗(yàn)測(cè)試能夠?qū)?.048Mb/s的ETI數(shù)據(jù)流進(jìn)行實(shí)時(shí)的信道編碼，同時(shí)通過(guò)USB接口傳輸給FPGA上OFDM模塊的數(shù)據(jù)率可達(dá)到320KB/s，滿足了實(shí)時(shí)的要求。最后，DAC模塊輸出的模擬信號(hào)經(jīng)過(guò)SMA連接頭送入DAB發(fā)射機(jī)。圖4為DAB發(fā)射系統(tǒng)編碼器實(shí)物圖。事實(shí)證明，將信道編碼部分放在PC端是簡(jiǎn)單有效的實(shí)現(xiàn)辦法，用FPGA來(lái)實(shí)現(xiàn)信道編碼部分將是下一步的工作。