10月18日消息 根據(jù)AnandTech的報道，今年早些時候，Cadence和美光進(jìn)行了業(yè)界首次公開演示下一代DDR5內(nèi)存。在本月早些時候的臺積電活動中，兩家公司提供了有關(guān)新內(nèi)存技術(shù)開發(fā)的一些更新?？磥恚?a target="_blank">規(guī)格還沒有在JEDEC最終確定，但美光仍然預(yù)計將在2019年末開始生產(chǎn)DDR5內(nèi)存芯片。

▲圖自ANANDTECH

正如5月份所述，DDR5 SDRAM的主要特性是芯片容量，而不僅僅是更高的性能和更低的功耗。DDR5預(yù)計將帶來4266至6400 MT / s的I / O速度，電源電壓降至1.1 V，允許的波動范圍為3％（即±0.033V）。每個模塊使用兩個獨立的32/40位通道（不使用/或使用ECC）。此外，DDR5將具有改進(jìn)的命令總線效率（因為通道將具有其自己的7位地址（添加）/命令（Cmd）總線），更好的刷新方案以及增加的存儲體組以獲得額外的性能。

事實上，Cadence甚至表示，與DDR4相比，改進(jìn)的DDR5功能將使實際帶寬提高36％，即使在3200 MT / s（此聲明必須進(jìn)行測試）和4800 MT / s速度開始，與DDR4-3200相比，實際帶寬將高出87％。與此同時，DDR5最重要的特性之一將是超過16 Gb的單片芯片密度。