著視頻應(yīng)用場(chǎng)景和內(nèi)容越來(lái)越豐富,對(duì)網(wǎng)絡(luò)傳輸,存儲(chǔ),和AI智能分析帶來(lái)了越來(lái)越高的需求和挑戰(zhàn)。以一路FHD@60fps視頻為例,其RAWDATA的帶寬約為3Gbps;到了4K@60fps,帶寬大約為12Gbps;到8K,帶寬更是會(huì)到48Gbps。這樣大的數(shù)據(jù)量,如果不進(jìn)行壓縮是沒(méi)有辦法進(jìn)行傳輸和存儲(chǔ)的。因此,從早年的MPEG2,到當(dāng)下被廣泛采用的H.264,H.265,再到VP9,AV1以及未來(lái)的VVC,各種各樣的視頻編解碼標(biāo)準(zhǔn)被提出來(lái)。每代都比之前在編碼效率上有提升,付出的代價(jià)就是更大的編碼復(fù)雜度。
不管編解碼標(biāo)準(zhǔn)變得如何復(fù)雜,它們的基本技術(shù)思想都是類(lèi)似的。通過(guò)幀內(nèi)壓縮和幀間壓縮,同時(shí)壓縮空間冗余度和時(shí)間冗余度。對(duì)于編碼來(lái)說(shuō),都要經(jīng)過(guò)預(yù)處理,運(yùn)動(dòng)估計(jì),變換,量化,熵編碼這幾個(gè)基本步驟;解碼過(guò)程則跟編碼過(guò)程完全相反。
這里有幾點(diǎn)基本概念一定要注意下:
1.編解碼標(biāo)準(zhǔn)一般只定義解碼過(guò)程,而不定義編碼過(guò)程。如何從原始圖像得到壓縮后的碼流,正是各家Codec存在差異顯神通的地方。
2.正因?yàn)闃?biāo)準(zhǔn)只定義Decoder,所以對(duì)于給定的輸入,任何Decoder的輸出都是一致的,Decoder很少有能做差異化的地方。Decoder的難點(diǎn)是兼容各種各樣的Profile輸入。
3.Encoder通常會(huì)比Decoder復(fù)雜很多(5-10倍),計(jì)算量也大很多。每個(gè)Codec都會(huì)采用很多種差異化的算法。因此對(duì)于給定的視頻原始輸入,不同的encoder輸出的碼流都是不一樣的,不過(guò)它們都符合標(biāo)準(zhǔn)。
4.Encoder輸出碼流的圖像質(zhì)量,受很多因素相互制約和影響:Compression Ratio,Latency,ComputationComplexity。這三者往往是互斥的,不可兼得,只能根據(jù)實(shí)際的應(yīng)用場(chǎng)景,選擇合適折中的方式。
Xilinx的Zynq Ultrascale+MPSOC EV系列器件已將集成了H.264/265 的Codec硬核,可以同時(shí)支持最大一路4K@60fps視頻的同時(shí)編解碼。
-
視頻
+關(guān)注
關(guān)注
6文章
1958瀏覽量
73171 -
編碼
+關(guān)注
關(guān)注
6文章
959瀏覽量
54971 -
Decoder
+關(guān)注
關(guān)注
0文章
25瀏覽量
10750
原文標(biāo)題:Video Codec – Xilinx EV系列Video Codec基本介紹
文章出處:【微信號(hào):gh_94c30763133f,微信公眾號(hào):FPGA那點(diǎn)事兒】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
VIDEO端子來(lái)處理模擬轉(zhuǎn)換訊號(hào),跟主芯片codec來(lái)連接
介紹了一個(gè)CODEC芯片TLV320AIC3204音頻CODEC的調(diào)試經(jīng)驗(yàn)
ADV7202,pdf datasheet (Video R
什么是Codec
CODEC,CODEC是什么意思
語(yǔ)音CODEC,什么是語(yǔ)音CODEC
Nancy Codec,什么是Nancy Codec
Codec/THX,Codec/THX是什么意思
xilinx公司的7系列FPGA應(yīng)用指南
![<b class='flag-5'>xilinx</b>公司的7<b class='flag-5'>系列</b>FPGA應(yīng)用指南](https://file.elecfans.com/web2/M00/49/62/pYYBAGKhtEqAUgkfAAARU7YHD0Y831.jpg)
Xilinx的LogiCORE IP Video In to AXI4
![<b class='flag-5'>Xilinx</b>的LogiCORE IP <b class='flag-5'>Video</b> In to AXI4](https://file1.elecfans.com//web2/M00/A6/A7/wKgZomUMP2aAH2mQAAAfnFun0BQ579.png)
Xilinx 7系列FPGA介紹
Xilinx 7 系列FPGA中的Serdes總結(jié)
關(guān)于Video out IP和Video Timing Controller IP的介紹
![關(guān)于<b class='flag-5'>Video</b> out IP和<b class='flag-5'>Video</b> Timing Controller IP的<b class='flag-5'>介紹</b>](https://file.elecfans.com/web1/M00/EE/65/pIYBAGCV9TWAUu1SAACoN6UsdOQ481.png)
評(píng)論