隨著制程的進(jìn)一步縮小，芯片制造的難度確實(shí)已經(jīng)快接近理論極限了。

首先簡(jiǎn)單介紹一下當(dāng)前芯片先進(jìn)制程的發(fā)展現(xiàn)狀，下圖是近些年芯片制程的發(fā)展圖，Intel 曾一度處于業(yè)內(nèi)領(lǐng)頭羊地位，引領(lǐng)半導(dǎo)體先進(jìn)制程的發(fā)展，但是從14nm 到10nm 制程時(shí)遇到了很多麻煩，一度處于難產(chǎn)狀態(tài)。Intel在10nm 量產(chǎn)后又遲遲難以進(jìn)一步推進(jìn)，目前7nm 量產(chǎn)還沒有一個(gè)確定的日期, 雖然Intel 的10nm工藝有著比競(jìng)爭(zhēng)對(duì)手更高的晶體管密度。

半導(dǎo)體制程發(fā)展

我們?cè)賮砜纯锤?jìng)爭(zhēng)對(duì)手，目前擁有最先進(jìn)制程的廠商無疑非臺(tái)積電 （tsmc）莫屬，臺(tái)積電在2018年最早實(shí)現(xiàn)了7nm 制程的突破并量產(chǎn)， 而5nm 制程工藝也已指日可待，預(yù)計(jì)在2020年實(shí)現(xiàn)量產(chǎn)。

臺(tái)積電制程規(guī)劃

緊隨其后的是三星，在臺(tái)積電之后也成功實(shí)現(xiàn)了7nm 制程的量產(chǎn)，所不同的是，三星提前使用了EUV光刻技術(shù)來進(jìn)行7nm 工藝，而臺(tái)積電則把EUV留到了5nm 以后的制程。但是，相對(duì)而言，三星的7nm 工藝不如臺(tái)積電的7nm 工藝，臺(tái)積電也因此在7nm 制程工藝上斬獲了大量的訂單。

三星制程規(guī)劃

而曾今從AMD分離的半導(dǎo)體大廠格羅方德則干脆直接放棄了7nm工藝的研發(fā)，表示玩不起了。

另外就算有再?gòu)?qiáng)的研發(fā)實(shí)力和經(jīng)濟(jì)實(shí)力，也不表示這個(gè)游戲可以一直玩下去，詳細(xì)內(nèi)容可以參考以下話題，目前的制程工藝已經(jīng)在逼近理論極限。

我們?cè)倩氐竭@個(gè)問題本身上來，半導(dǎo)體制造的難度最主要是制程的實(shí)現(xiàn)，半導(dǎo)體廠商之間的競(jìng)爭(zhēng)也體現(xiàn)在先進(jìn)制程的突破上。以下將從制程和其他幾個(gè)方面作簡(jiǎn)單介紹：

先進(jìn)制程

半導(dǎo)體工藝制程的實(shí)現(xiàn)需要很多的工藝相互配合，主要的有光刻工藝，蝕刻工藝，金屬工藝，化學(xué)氣相沉積工藝，離子注入工藝等。由于芯片的制造過程中所有的圖形都是有光刻工藝決定的，而其他工藝只是在光刻工藝制作出的模板上進(jìn)一步加工，因此直接決定制程的就是光刻工藝。光刻工藝的精度又是由***的光學(xué)分辨率決定：

ASML設(shè)備發(fā)展

頂尖***鄰域荷蘭ASML公司一家獨(dú)大，每一次制程的進(jìn)步和新型***的推出都是密不可分的。最新的7nm 制程工藝的量產(chǎn)就得益于 ASML EUV ***的成功研制，實(shí)際上由于大功率EUV光源實(shí)現(xiàn)困難，EUV***只到2018年才正式進(jìn)入量產(chǎn), 而不是上圖計(jì)劃中的2010年左右。

ASML EUV

***除了對(duì)分辨率的要求以外，對(duì)于對(duì)準(zhǔn)(Overlay)有更高的要求，比如上圖中最新的EUV ***對(duì)準(zhǔn)的誤差是1.4nm, 并且達(dá)到這一水平還需要在高速狀態(tài)下實(shí)現(xiàn)，有一個(gè)說法是：

“相當(dāng)于兩架大飛機(jī)從起飛到降落，始終齊頭并進(jìn)。一架飛機(jī)上伸出一把刀，在另一架飛機(jī)的米粒上刻字，不能刻壞了?！?/p>

實(shí)際上這個(gè)說法并不夸張，只有在這種精度級(jí)別上才能實(shí)現(xiàn)目前所需的制程。

當(dāng)然，光刻工藝精度的提高，對(duì)其他蝕刻等工藝也會(huì)提出更高的要求，只有所有的工藝都能夠完美的配合時(shí)，才能實(shí)現(xiàn)新一代制程的導(dǎo)入。

工藝流程

半導(dǎo)體工藝類型只有我上面提到的不到10個(gè)（光刻，蝕刻，化學(xué)氣相沉積等），但是實(shí)際上由于芯片的制備是一層一層的加工制造，并且制程越先進(jìn)，晶體管密度越大，相應(yīng)的所需要的層數(shù)也越多，因此需要各種類型的工藝反復(fù)的進(jìn)行加工。芯片從晶圓開始加工到結(jié)束可能需要300道以上的工序，而任何一道工序稍有失誤就可能導(dǎo)致大量的芯片報(bào)廢。并且很多工藝都是沒有挽救余地的，中間只要有一個(gè)工藝發(fā)生偏差就只能報(bào)廢處理，還有很多時(shí)候很小的偏差只有等到芯片制造完成進(jìn)行電性能測(cè)試的時(shí)候才能發(fā)現(xiàn)，這樣造成的損失就更加龐大。

芯片剖面圖

因此在整個(gè)工藝流程中，設(shè)備的狀態(tài)，工藝參數(shù)，材料的供應(yīng)，環(huán)境因素等等都可能導(dǎo)致嚴(yán)重的后果，例如臺(tái)積電最近的兩次事故，對(duì)于臺(tái)積電這種具有豐富經(jīng)驗(yàn)的先進(jìn)制程半導(dǎo)體廠商都難以預(yù)防，那些新建立的芯片制造廠商可能交學(xué)費(fèi)都要交到破產(chǎn)了。

生產(chǎn)運(yùn)營(yíng)

建立一條先進(jìn)制程芯片產(chǎn)線需要大量的資金投入，而維持一條先進(jìn)制程產(chǎn)線本身也需要大量的資金投入，因此需要保證產(chǎn)線盡可能滿負(fù)荷運(yùn)營(yíng)才能實(shí)現(xiàn)有競(jìng)爭(zhēng)力的盈利。所以需要保證有充足的訂單，要想拿到訂單又需要有領(lǐng)先的制程技術(shù)，領(lǐng)先的制程技術(shù)又需要大量的研發(fā)經(jīng)費(fèi), 很多半導(dǎo)體廠商玩不起就玩不下去了。

生產(chǎn)運(yùn)營(yíng)包含提高良品率，提高生產(chǎn)效率，節(jié)約成本，事故預(yù)防等等，所以芯片制造不只是制造出來就可以，還需要以盡可能低的成本制造出來。