重構(gòu)FPGA架構(gòu)

“Speedster7t是我們歷史上最令人激動的發(fā)布，代表了建立在四個架構(gòu)代系的硬件和軟件開發(fā)基礎(chǔ)上的創(chuàng)新和積淀?！盇chronix公司董事長兼首席執(zhí)行官Robert Blake介紹，“該器件采用TSMC的7nm FinFET工藝制造，專為ML和高帶寬網(wǎng)絡(luò)應(yīng)用進(jìn)行了優(yōu)化?！?/div>

不占用FPGA布線的MLP單元

“目前FPGA會使用DSP來進(jìn)行ML的處理，但其對數(shù)值精度的支持并不高效，并且需要消耗額外邏輯和存儲資源，其性能也受限于FPGA布線?！盉lake說，“DSP常用于無線數(shù)字濾波的處理，而Speedster7t中的MLP則在計算架構(gòu)、緩存（內(nèi)嵌）、可配置算法以及對整點和浮點的支持上提供了更好的AI/ML的計算性能和能效比?！?/div>

圖：在FPGA中采用MLP（右）比DSP（左）更適用于AI/ML處理

二維片上網(wǎng)絡(luò)——NOC

NOC是在FPGA路由結(jié)構(gòu)上的另一個重要革新。這一設(shè)計主要針對FPGA的片上處理引擎之間所需的高帶寬通信。Speedster7t片上資源包括8個GDDR6控制器、72個業(yè)界SerDes（1到112 Gbps）、帶有前向糾錯（FEC）的硬件400G以太網(wǎng)MAC（4x100G或8x50G的配置），以及硬件PCI Express Gen5控制器（每個控制器有8個或16個通道）。

這些高速I/O和存儲器端口的數(shù)萬兆比特數(shù)據(jù)很容易淹沒傳統(tǒng)FPGA面向比特位的可編程互連邏輯陣列的路由容量，而Speedster7t通過NOC把它們連接到所有FPGA的高速數(shù)據(jù)和存儲器接口。NOC和FPGA功能之間通過網(wǎng)絡(luò)接入點NAP連接，每個水平行和垂直列的交叉點都有NAP（主NAP和從NAP）。NoC中的每行/列都可同時為每個方向提供512Gbps的數(shù)據(jù)流量，其鏈路雙向運行，最大的設(shè)備帶寬可以達(dá)到20Tbps。

“最重要的是，NOC消除了傳統(tǒng)FPGA使用可編程路由和邏輯查找表資源在整個FPGA中移動數(shù)據(jù)流中出現(xiàn)的擁塞和性能瓶頸。”Blake說，“這種高性能網(wǎng)絡(luò)不僅可以提高Speedster7t FPGA的總帶寬容量，還可以在降低功耗的同時提高有效LUT容量?！?/div>

圖：NOC是在FPGA路由結(jié)構(gòu)上的另一個重要革新

的確，NOC這一方法解決了GDDR6、400G以太網(wǎng)MAC這些片上資源海量數(shù)據(jù)傳輸?shù)膯栴}。Speedster7t是目前市面唯一支持GDDR6存儲器的FPGA，可以支持4 Tbps的GDDR6累加帶寬，可以很小的成本提供與基于HBM的FPGA等效存儲帶寬。相較于HBM，GDDR6只需要一半的成本就可以滿足高存儲層次和帶寬的需求，并且，HBM是固化的塊，GDDR6則更靈活，用戶可以選擇不同容量和帶寬。

NOC也解決了傳統(tǒng)FPGA的運行速度無法滿足任何400G以太網(wǎng)總線寬度要求的問題，400G以太網(wǎng)的總線大小達(dá)1024bit，所需的最高頻率達(dá)到724 MHz，這在傳統(tǒng)FPGA中無法實現(xiàn)，NOC由于消除了傳統(tǒng)設(shè)計中與FPGA布線相關(guān)的延遲，所以可以最高支持750 MHz的頻率，這滿足了MLP和嵌入式存儲器模、400G以太網(wǎng)MAC及高速SerDes之間的數(shù)據(jù)傳輸。

• FPGA
  FPGA

  +關(guān)注

  關(guān)注

  1630

  文章

  21803

  瀏覽量

  606430
• NoC
  NoC

  +關(guān)注

  關(guān)注

  0

  文章

  38

  瀏覽量

  11771