Nios Ⅱ處理器具有完善的軟件開發(fā)套件,包括編譯器、集成開發(fā)環(huán)境(IDE)、JTAG調試器、實時操作系統(tǒng)(RTOS)和TCP/IP協(xié)議棧。設計者能夠用Altera Quartus Ⅱ開發(fā)軟件中的SOPC Builder系統(tǒng)開發(fā)工具很容易地創(chuàng)建專用的處理器系統(tǒng),并能夠根據(jù)系統(tǒng)的需求添加Nios Ⅱ處理器核的數(shù)量。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
處理器
+關注
關注
68文章
19432瀏覽量
231258 -
FPGA
+關注
關注
1630文章
21799瀏覽量
606196 -
編譯器
+關注
關注
1文章
1642瀏覽量
49305
發(fā)布評論請先 登錄
相關推薦
【正點原子FPGA連載】第十二章 動態(tài)數(shù)碼管顯示實驗
`1)實驗平臺:正點原子開拓者FPGA開發(fā)板2)平臺購買地址:https://item.taobao.com/item.htm?id=579
發(fā)表于 06-15 22:54
正點開拓者FPGA開發(fā)板使用問題
求問各位大佬,剛剛入門正點開拓者FPGA開發(fā)板,用板載pcf8591采集信號發(fā)生器單一頻率正弦波,再用ip核做fft,結果和matlab上fft不一樣,請問是怎么回事呢?
發(fā)表于 01-04 09:34
正點原子開拓者FPGA Qsys視頻:uC/GUI圖片/數(shù)字顯示實驗
該課程是正點原子團隊編寫,詳細講解了quartus中的qsys。也可以從我頭像點進去看FPGA verilog相關的視頻。
![<b class='flag-5'>正點</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:uC/GUI圖片/數(shù)字<b class='flag-5'>顯示</b><b class='flag-5'>實驗</b>](https://file.elecfans.com/web1/M00/93/B2/o4YBAFztHfWACVwvAAAixvqtEYY530.jpg)
正點原子開拓者FPGA Qsys視頻:uCOS II任務管理與時間管理(2)
該課程是正點原子團隊編寫,詳細講解了quartus中的qsys。也可以從我頭像點進去看FPGA verilog相關的視頻。
![<b class='flag-5'>正點</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:uCOS <b class='flag-5'>II</b>任務管理與時間管理(2)](https://file.elecfans.com/web1/M00/93/BD/o4YBAFztH0KATRPqAAAmkzXoPGM670.jpg)
評論