IP(知識產(chǎn)權(quán))核將一些在數(shù)字電路中常用,但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等設(shè)計成可修改參數(shù)的模塊。隨著CPLD/FPGA的規(guī)模越來越大,設(shè)計越來越復(fù)雜(IC的復(fù)雜度以每年55%的速率遞增,而設(shè)計能力每年僅提高21%),設(shè)計者的主要任務(wù)是在規(guī)定的時間周期內(nèi)完成復(fù)雜的設(shè)計。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
控制器
+關(guān)注
關(guān)注
112文章
16473瀏覽量
179662 -
濾波器
+關(guān)注
關(guān)注
161文章
7879瀏覽量
179085 -
SDRAM
+關(guān)注
關(guān)注
7文章
433瀏覽量
55405
發(fā)布評論請先 登錄
相關(guān)推薦
分享正點原子FPGA開發(fā)板全套資料
本帖最后由 100dongdong 于 2020-5-16 23:48 編輯
正點原子FPGA開拓者開發(fā)板,Intel(Altera) FPG
發(fā)表于 05-16 23:35
正點開拓者FPGA開發(fā)板使用問題
求問各位大佬,剛剛?cè)腴T正點開拓者FPGA開發(fā)板,用板載pcf8591采集信號發(fā)生器單一頻率正弦波,再用ip核做fft,結(jié)果和matlab上fft不一樣,請問是怎么回事呢?
發(fā)表于 01-04 09:34
FPGA verilog相關(guān)視頻:quartus中的qsys的講解
該課程是正點原子團隊編寫,詳細講解了quartus中的qsys。也可以從我頭像點進去看FPGA verilog相關(guān)的視頻。
![<b class='flag-5'>FPGA</b> verilog相關(guān)<b class='flag-5'>視頻</b>:quartus中的<b class='flag-5'>qsys</b>的講解](https://file.elecfans.com/web1/M00/A2/22/pIYBAF1I4IaAW-UnAAHEvrvc2ZQ811.png)
正點原子開拓者FPGA Qsys視頻:uC/GUI圖片/數(shù)字顯示實驗
該課程是正點原子團隊編寫,詳細講解了quartus中的qsys。也可以從我頭像點進去看FPGA verilog相關(guān)的視頻。
![<b class='flag-5'>正點</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:uC/GUI圖片/數(shù)字顯示實驗](https://file.elecfans.com/web1/M00/93/B2/o4YBAFztHfWACVwvAAAixvqtEYY530.jpg)
正點原子開拓者FPGA Qsys視頻:uCOS II任務(wù)管理與時間管理(2)
該課程是正點原子團隊編寫,詳細講解了quartus中的qsys。也可以從我頭像點進去看FPGA verilog相關(guān)的視頻。
![<b class='flag-5'>正點</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:uCOS II任務(wù)管理與時間管理(<b class='flag-5'>2</b>)](https://file.elecfans.com/web1/M00/93/BD/o4YBAFztH0KATRPqAAAmkzXoPGM670.jpg)
正點原子開拓者FPGA Qsys視頻:自定義IP核之數(shù)碼管(2)
該課程是正點原子團隊編寫,詳細講解了quartus中的qsys。也可以從我頭像點進去看FPGA verilog相關(guān)的視頻。
![<b class='flag-5'>正點</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:自定義<b class='flag-5'>IP</b><b class='flag-5'>核</b>之數(shù)碼管(<b class='flag-5'>2</b>)](https://file.elecfans.com/web1/M00/93/BE/o4YBAFztH1WAfKURAAAfRj1BdiM580.jpg)
正點原子開拓者FPGA Qsys視頻:EPCS IP核
EPCS(Erasable programmable configurable serial)是串行存儲器,NiosII 不能直接從EPCS中執(zhí)行程序,它實際上是執(zhí)行EPCS控制器的片內(nèi)ROM中的代碼(即Bootloader),
![<b class='flag-5'>正點</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:<b class='flag-5'>EPCS</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>](https://file.elecfans.com/web1/M00/93/BE/o4YBAFztH1qASIiBAAAryicdDAA215.jpg)
評論