FPGA進(jìn)階教程：IIC協(xié)議若干基礎(chǔ)概念
IIC 開發(fā)于1982年，當(dāng)時是為了給電視機(jī)內(nèi)的CPU和外圍芯片提供更簡易的互聯(lián)方式。電視機(jī)是最早的嵌入式系統(tǒng)之一，而最初的嵌入系統(tǒng)是使用內(nèi)存映射（memory-mapped I/O）的方式來互聯(lián)微控制器和外圍設(shè)備的。要實現(xiàn)內(nèi)存映射，設(shè)備必須并聯(lián)入微控制器的數(shù)據(jù)線和地址線，這種方式在連接多個外設(shè)時需大量線路和額外地址解碼芯片，很不方便并且成本高。為了節(jié)省微控制器的引腳和和額外的邏輯芯片，使印刷電路板更簡單，成本更低，位于荷蘭的Philips實驗室開發(fā)了 ‘Inter-Integrated Circuit’，IIC 或 IIC ，一種只使用二根線接連所有外圍芯片的總線協(xié)議。最初的標(biāo)準(zhǔn)定義總線速度為100kbps。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1630文章
21803瀏覽量
606464 -
cpu
+關(guān)注
關(guān)注
68文章
10918瀏覽量
213164 -
協(xié)議
+關(guān)注
關(guān)注
2文章
606瀏覽量
39357
發(fā)布評論請先 登錄
相關(guān)推薦
FPGA實現(xiàn)IIC協(xié)議的設(shè)計
今天給大家?guī)淼氖?b class='flag-5'>IIC通信，IIC協(xié)議應(yīng)用非常廣泛，例如與MPU6050進(jìn)行通信，配置OV5640攝像頭、驅(qū)動OLED屏幕等等，都需要使用到IIC
【小梅哥FPGA進(jìn)階教程】第十六章 IIC協(xié)議詳解+UART串口讀寫EEPROM
`十六、IIC協(xié)議詳解+Uart串口讀寫EEPROM本文由杭電網(wǎng)友曾凱峰根據(jù)小梅哥FPGA IIC協(xié)議基本
發(fā)表于 04-08 16:04
FPGA零基礎(chǔ)學(xué)習(xí)：IIC協(xié)議驅(qū)動設(shè)計
不多說，上貨。IIC協(xié)議驅(qū)動設(shè)計本篇實現(xiàn)基于叁芯智能科技的SANXIN -B01 FPGA開發(fā)板，以下為配套的教程，如有入手開發(fā)板，可以登錄官方淘寶店購買，還有配套的學(xué)習(xí)視頻。叁芯智能科技 F
發(fā)表于 03-21 17:56
FPGA基礎(chǔ)知識之IIC協(xié)議讀寫解析
很多數(shù)字傳感器、數(shù)字控制的芯片（DDS、串行ADC、串行DAC）都是通過IIC總線來和控制器通信的。不過IIC協(xié)議仍然是一種慢速的通信方式，標(biāo)準(zhǔn)IIC速率為100kbit/s，快速模式
發(fā)表于 05-05 10:17
?8317次閱讀
一文解讀IIC總線的FPGA實現(xiàn)原理及過程
本文首先介紹了IIC總線概念和IIC總線硬件結(jié)構(gòu)，其次介紹了IIC總線典型應(yīng)用，最后詳細(xì)介紹了IIC總線的
發(fā)表于 05-31 10:56
?6784次閱讀
TCP/IP協(xié)議進(jìn)階課程：TCP協(xié)議（2）
TCP/IP協(xié)議進(jìn)階課程：6、TCP協(xié)議02
FPGA設(shè)計中時序分析的基本概念
時序分析時FPGA設(shè)計中永恒的話題，也是FPGA開發(fā)人員設(shè)計進(jìn)階的必由之路。慢慢來，先介紹時序分析中的一些基本概念。
振弦采集模塊的通訊協(xié)議（ IIC）
振弦采集模塊的通訊協(xié)議（ IIC） IIC 通訊協(xié)議本身即是基于設(shè)備地址和寄存器的物理層通訊協(xié)議， VMXXX 使用
工商網(wǎng)監(jiān)
評論