SDRAM有一個(gè)同步接口,在響應(yīng)控制輸入前會(huì)等待一個(gè)時(shí)鐘信號(hào),這樣就能和計(jì)算機(jī)的系統(tǒng)總線同步。時(shí)鐘被用來驅(qū)動(dòng)一個(gè)有限狀態(tài)機(jī),對(duì)進(jìn)入的指令進(jìn)行管線(Pipeline)操作。這使得SDRAM與沒有同步接口的異步DRAM(asynchronous DRAM)相比,可以有一個(gè)更復(fù)雜的操作模式。
-
FPGA
+關(guān)注
關(guān)注
1630文章
21803瀏覽量
606456 -
SDRAM
+關(guān)注
關(guān)注
7文章
433瀏覽量
55405 -
計(jì)算機(jī)
+關(guān)注
關(guān)注
19文章
7550瀏覽量
88748
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
【正點(diǎn)原子FPGA連載】第十二章 動(dòng)態(tài)數(shù)碼管顯示實(shí)驗(yàn)
正點(diǎn)原子開拓者FPGA開發(fā)板資料連載第三十三章SDRAM讀寫測(cè)試
正點(diǎn)原子開拓者FPGA開發(fā)板資料連載第三十四章 錄音機(jī)實(shí)驗(yàn)
正點(diǎn)原子開拓者FPGA開發(fā)板資料連載第四十章 SD卡圖片顯示實(shí)驗(yàn)
正點(diǎn)原子開拓者FPGA開發(fā)板資料連載第四十一章 SD卡圖片顯示實(shí)驗(yàn)
正點(diǎn)開拓者FPGA開發(fā)板使用問題
正點(diǎn)原子開拓者FPGA Qsys視頻:PIO IRQ
![<b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> Qsys視頻:PIO IRQ](https://file.elecfans.com/web1/M00/94/16/pIYBAFztH3OAT0chAAAc5RgwuJ0939.jpg)
正點(diǎn)原子開拓者FPGA Qsys視頻:Hello World
![<b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b> Qsys視頻:Hello World](https://file.elecfans.com/web1/M00/93/BF/o4YBAFztH2uATcyKAAApyw8F1-k001.jpg)
正點(diǎn)原子開拓者FPGA:SDRAM讀寫測(cè)試實(shí)驗(yàn)(2)
![<b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b>:<b class='flag-5'>SDRAM</b><b class='flag-5'>讀寫</b><b class='flag-5'>測(cè)試</b><b class='flag-5'>實(shí)驗(yàn)</b>(2)](https://file.elecfans.com/web1/M00/93/C5/o4YBAFztIDiAZR6HAAAd8g0xkDc149.jpg)
正點(diǎn)原子開拓者FPGA:SDRAM讀寫測(cè)試實(shí)驗(yàn)
![<b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開拓者</b><b class='flag-5'>FPGA</b>:<b class='flag-5'>SDRAM</b><b class='flag-5'>讀寫</b><b class='flag-5'>測(cè)試</b><b class='flag-5'>實(shí)驗(yàn)</b>](https://file.elecfans.com/web1/M00/93/C5/o4YBAFztIDyAXY3rAAAp4YTqJE8203.jpg)
評(píng)論