偽隨機(jī)序列是具有某種隨機(jī)特性的確定的序列。它們是由移位寄存器產(chǎn)生確定序列,然而他們卻具有某種隨機(jī)特性的隨機(jī)序列。因?yàn)橥瑯泳哂须S機(jī)特性,無法從一個(gè)已經(jīng)產(chǎn)生的序列的特性中判斷是真隨機(jī)序列還是偽隨機(jī)序列,只能根據(jù)序列的產(chǎn)生辦法來判斷。偽隨機(jī)序列系列具有良好的隨機(jī)性和接近于白噪聲的相關(guān)函數(shù),并且有預(yù)先的可確定性和可重復(fù)性。
-
FPGA
+關(guān)注
關(guān)注
1630文章
21801瀏覽量
606359 -
寄存器
+關(guān)注
關(guān)注
31文章
5369瀏覽量
121275 -
噪音
+關(guān)注
關(guān)注
1文章
170瀏覽量
23951
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
基于FPGA的偽隨機(jī)序列有哪些應(yīng)用?
偽隨機(jī)數(shù)發(fā)生器的FPGA實(shí)現(xiàn)與研究
Galileo系統(tǒng)偽隨機(jī)序列生成及其FPGA實(shí)現(xiàn)
一種混沌偽隨機(jī)序列發(fā)生器的FPGA實(shí)現(xiàn)
偽隨機(jī)序列及PLD實(shí)現(xiàn)在程序和系統(tǒng)加密中的應(yīng)用
![<b class='flag-5'>偽</b><b class='flag-5'>隨機(jī)</b><b class='flag-5'>序列</b>及PLD<b class='flag-5'>實(shí)現(xiàn)</b>在程序和系統(tǒng)加密中的應(yīng)用](https://file1.elecfans.com//web2/M00/A4/3C/wKgZomUMM0iAM3IUAAA63unYBow382.gif)
FPGA的偽隨機(jī)序列發(fā)生器設(shè)計(jì)
![<b class='flag-5'>FPGA</b>的<b class='flag-5'>偽</b><b class='flag-5'>隨機(jī)</b><b class='flag-5'>序列</b>發(fā)生器設(shè)計(jì)](https://file1.elecfans.com//web2/M00/A5/89/wKgZomUMOOGALwQQAAEXLF6wXIA232.jpg)
基于TDERCS偽隨機(jī)序列發(fā)生器的FPGA設(shè)計(jì)與實(shí)現(xiàn)
![基于TDERCS<b class='flag-5'>偽</b><b class='flag-5'>隨機(jī)</b><b class='flag-5'>序列</b>發(fā)生器的<b class='flag-5'>FPGA</b>設(shè)計(jì)與<b class='flag-5'>實(shí)現(xiàn)</b>](https://file.elecfans.com/web2/M00/49/2F/pYYBAGKhtD2ATJGcAAAQDJteQaA726.jpg)
基于Altera的DSP Builder工具箱的偽隨機(jī)序列產(chǎn)生器設(shè)計(jì)方法
![基于Altera的DSP Builder工具箱的<b class='flag-5'>偽</b><b class='flag-5'>隨機(jī)</b><b class='flag-5'>序列</b>產(chǎn)生器設(shè)計(jì)方法](https://file.elecfans.com/web2/M00/49/38/poYBAGKhwI-ALEYGAAAenD6pWhQ211.png)
用FPGA硬件實(shí)現(xiàn)多路偽隨機(jī)序列應(yīng)用適應(yīng)光學(xué)SPGD控制算法設(shè)計(jì)
![用<b class='flag-5'>FPGA</b>硬件<b class='flag-5'>實(shí)現(xiàn)</b>多路<b class='flag-5'>偽</b><b class='flag-5'>隨機(jī)</b><b class='flag-5'>序列</b>應(yīng)用適應(yīng)光學(xué)SPGD控制算法設(shè)計(jì)](https://file1.elecfans.com//web2/M00/A6/F3/wKgZomUMQW-ALTIEAAAOnyz5IOA432.jpg)
基于SPGD控制算法自適應(yīng)光學(xué)系統(tǒng)的偽隨機(jī)序列的設(shè)計(jì)與要求
![基于SPGD控制算法自適應(yīng)光學(xué)系統(tǒng)的<b class='flag-5'>偽</b><b class='flag-5'>隨機(jī)</b><b class='flag-5'>序列</b>的設(shè)計(jì)與要求](https://file.elecfans.com/web1/M00/9E/2A/o4YBAF03sF6AUG9QAAAoG2TlsBk610.jpg)
如何使用FPGA實(shí)現(xiàn)偽隨機(jī)數(shù)發(fā)生器
![如何使用<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>偽</b><b class='flag-5'>隨機(jī)</b>數(shù)發(fā)生器](https://file.elecfans.com/web1/M00/DF/01/pIYBAGAc-TKAYQGPAABTzr0mPRg102.png)
評(píng)論