本系列教學(xué)視頻由賽靈思高級(jí)戰(zhàn)略應(yīng)用工程師帶領(lǐng)你從零開(kāi)始，一步步深入掌握HLS 以及 UltraFAST 設(shè)計(jì)方法，幫助您成為系統(tǒng)設(shè)計(jì)和算法加速的大拿！

FOR 循環(huán)優(yōu)化 — 循環(huán)合并 Lesson 16

在之前的課程我們介紹了了解 HLS 的入門，以及通過(guò)實(shí)例講解了 HLS 的工作原理和對(duì)不同數(shù)據(jù)類型的介紹和處理 ... ... 上節(jié)課我們介紹了 "FOR" 循環(huán)優(yōu)化的一些基本性能指標(biāo)。本節(jié)視頻，我們將繼續(xù)介紹 Vivado HLS 所支持的 “for循環(huán)” 的優(yōu)化方法。在默認(rèn)情況下，Vivado HLS 并不會(huì)對(duì)順序執(zhí)行的 for 循環(huán)優(yōu)化為并行執(zhí)行，LOOP_MERGE 約束提供了這樣一種可能：for 循環(huán)并行執(zhí)行。本講結(jié)合案例介紹了循環(huán)合并的三個(gè)主要規(guī)則。

專家介紹：

Lauren Gao，Xilinx 戰(zhàn)略應(yīng)用高級(jí)工程師

專注于 C/C++ 高層次綜合，擁有多年利用 Xilinx FPGA 實(shí)現(xiàn)數(shù)字信號(hào)處理算法的經(jīng)驗(yàn)，對(duì) Xilinx FPGA 的架構(gòu)、開(kāi)發(fā)工具和設(shè)計(jì)理念有深入的理解。發(fā)布網(wǎng)絡(luò)視頻課程《Vivado入門與提高》點(diǎn)擊率超過(guò)5萬(wàn)、出版《基于FPGA的數(shù)字信號(hào)處理（第2版）》一書(shū)，并廣受好評(píng)。

往期課程

Lesson1：軟件工程師怎么了解 FPGA 架構(gòu)

Lesson2：Vivado HLS 工作原理

Lesson3：HLS 設(shè)計(jì)流程 — 基本概念介紹

Lesson4：HLS 設(shè)計(jì)流程 - 實(shí)例演示

Lesson5：如何處理任意精度的數(shù)據(jù)類型

Lesson6：數(shù)據(jù)類型的轉(zhuǎn)換

Lesson7：了解 HLS 中的復(fù)合數(shù)據(jù)類型

Lesson8：Vivado HLS 中的 C/C++ 基本運(yùn)算

Lesson9：Vivado HLS 下的 C/C++ 測(cè)試平臺(tái)的基本架構(gòu)

Lesson10：描述高效的 C 測(cè)試平臺(tái) - 測(cè)試激勵(lì)

Lesson11：描述高效的 C 測(cè)試平臺(tái) - 輸出監(jiān)測(cè)與格式控制

Lesson12：Vivado HLS 接口綜合 - 基本介紹

Lesson13：Vivado HLS 接口綜合 - 對(duì)數(shù)組的處理

Lesson14：Vivado HLS 接口綜合 - 其他案例演示

Lesson15:for循環(huán)優(yōu)化 - 基本性能指標(biāo)

原文標(biāo)題：HLS教學(xué)視頻16：FOR 循環(huán)優(yōu)化 — 循環(huán)合并

文章出處：【微信公眾號(hào)：賽靈思】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。