555時(shí)基集成電路原理與應(yīng)用

555時(shí)基電路是一種將模擬功能與邏輯功能巧妙結(jié)合在同一硅片上的組合集成電路。它設(shè)計(jì)新穎，構(gòu)思奇巧，用途廣泛，備受電子專業(yè)設(shè)計(jì)人員和電子愛好者的青睞，人們將其戲稱為偉大的小IC。1972年，美國西格尼蒂克斯公司(Signetics)研制出Tmer NE555雙極型時(shí)基電路，設(shè)計(jì)原意是用來取代體積大,定時(shí)精度差的熱延遲繼電器等機(jī)械式延遲器。但該器件投放市場后，人們發(fā)現(xiàn)這種電路的應(yīng)用遠(yuǎn)遠(yuǎn)超出原設(shè)計(jì)的使用范圍，用途之廣幾乎遍及電子應(yīng)用的各個(gè)領(lǐng)域，需求量極大。美國各大公司相繼仿制這種電路 1974年西格尼蒂克斯公司又在同一基片上將兩個(gè)雙極型555單元集成在一起，取名為NF556。1978年美國英特錫爾公司(Intelsil)研制成功CMOS型時(shí)基電路ICM555 1CM556,后來又推出將四個(gè)時(shí)基電路集成在一個(gè)芯片上的四時(shí)基電路558 由于采用CMOS型工藝和高度集成，使時(shí)基電路的應(yīng)用從民用擴(kuò)展到火箭、導(dǎo)彈,衛(wèi)星,航天等高科技領(lǐng)域。在這期間，日本、西歐等各大公司和廠家也競相仿制、生產(chǎn)。盡管世界各大半導(dǎo)體或器件公司、廠家都在生產(chǎn)各自型號的555／556時(shí)基電路，但其內(nèi)部電路大同小異，且都具有相同的引出功能端。
555時(shí)基電路引腳圖

等效功能電路

鑒于各種雙極型的555集成塊的內(nèi)部電路大同小異，下面我們以CA555為例分析其內(nèi)部電路和原理。從CA555時(shí)基電路的內(nèi)部等效電路圖中可看到，VTl-VT4、VT5、VT7組成上比較器Al，VT7的基極電位接在由三個(gè)5kΩ電阻組成的分壓器的上端，電壓為?VDD；VT9-VT13組成下比較器A2，VTl3的基極接分壓器的下端，參考電位為?VDD。在電路設(shè)計(jì)時(shí)，要求組成分壓器的三個(gè)5kΩ電阻的阻值嚴(yán)格相等，以便給出比較精確的兩個(gè)參考電位?VDD和?VDD。VTl4-VTl7與一個(gè)4.7kΩ的正反饋電阻組合成一個(gè)雙穩(wěn)態(tài)觸發(fā)電路。VTl8-VT21組成一個(gè)推挽式功率輸出級，能輸出約200mA的電流。VT8為復(fù)位放大級，VT6是一個(gè)能承受50mA以上電流的放電晶體三極管。雙穩(wěn)態(tài)觸發(fā)電路的工作狀態(tài)由比較器A1、A2的輸出決定。
555時(shí)基電路的工作過程如下：當(dāng)2腳，即比較器A2的反相輸入端加進(jìn)電位低于?VDD的觸發(fā)信號時(shí)，則VT9、VTll導(dǎo)通，給雙穩(wěn)態(tài)觸發(fā)器中的VTl4提供一偏流，使VTl4飽和導(dǎo)通，它的飽和壓降Vces箝制VTl5的基極處于低電平，使VTl5截止，VTl7飽和，從而使VTl8截止，VTl9導(dǎo)通，VT20完全飽和導(dǎo)通，VT21截止。因此，輸出端3腳輸出高電平。此時(shí)，不管6端(閾值電壓)為何種電平，由于雙穩(wěn)態(tài)觸發(fā)器(VTl4-VTl7)中的4．7kΩ電阻的正反饋?zhàn)饔?VTl5的基極電流是通過該電阻提供的)，3腳輸出高電平狀態(tài)一直保持到6腳出現(xiàn)高于?VDD的電平為止。當(dāng)觸發(fā)信號消失后，即比較器A2反相輸入端2腳的電位高于?VDD，則VT9、VTll截止，VTl4因無偏流而截止，此時(shí)若6腳無觸發(fā)輸入，則VTl7的Vces飽和壓降通過4.7kΩ電阻維持VTl3截止，使VTl7飽和穩(wěn)態(tài)不變，故輸出端3腳仍維持高電平。同時(shí)，VTl8的截止使VT6也截止。當(dāng)觸發(fā)信號加到6腳時(shí)，且電位高于?VDD時(shí)，則VTl、VT2、VT3皆導(dǎo)通。此時(shí)，若2腳無外加觸發(fā)信號使VT9、VTl4截止，則VT3的集電極電流供給VTl5偏流，使該級飽和導(dǎo)通，導(dǎo)致VTl7截止，進(jìn)而VTl8導(dǎo)通，VTl9、VT2。都截止，VT21飽和導(dǎo)通，故3腳輸出低電平。當(dāng)6腳的觸發(fā)信號消失后，即該腳電位降至低于?VDD時(shí)，則VTl、VT2、VT3皆截止，使VTl5得不到偏流。此時(shí)，若2腳仍無觸發(fā)信號，則VTl5通過4.7kΩ電阻得到偏流，使VTl5維持飽和導(dǎo)通，VTl7截止的穩(wěn)態(tài)，使3腳輸出端維持在低電平狀態(tài)。同時(shí)，VTl8的導(dǎo)通，使放電級VT6飽和導(dǎo)通。通過上面兩種狀態(tài)的分析，可以發(fā)現(xiàn)：只要2腳的電位低于?VDD，即有觸發(fā)信號加入時(shí)，必使輸出端3腳為高電平；而當(dāng)6腳的電位高于?VDD時(shí)，即有觸發(fā)信號加進(jìn)時(shí)，且同時(shí)2腳的電位高于?VDD時(shí)，才能使輸出端3腳有低電平輸出。4腳為復(fù)位端。當(dāng)在該腳加有觸發(fā)信號，即其電位低于導(dǎo)通的飽和壓降0.3V時(shí)，VT8導(dǎo)通，其發(fā)射極電位低于lV，因有D3接入，VTl7為截止?fàn)顟B(tài)，VTl8、VT21飽和導(dǎo)通，輸出端3腳為低電平。此時(shí)，不管2腳、6腳為何電位，均不能改變這種狀態(tài)。因VT8的發(fā)射極通過D3及VTl7的發(fā)射極到地，故VT8的發(fā)射極電位任何情況下不會(huì)比1.4V電壓高。因此，當(dāng)復(fù)位端4腳電位高于1.4V時(shí)，VT8處于反偏狀態(tài)而不起作用，也就是說，此時(shí)輸出端3腳的電平只取決于2腳、6腳的電位。
根據(jù)上面的分析，CA555時(shí)基電路的內(nèi)部等效電路可簡化為如圖所示的等效功能電路。顯然，555電路(或者專556電路)內(nèi)含兩個(gè)比較器A1和A2、一個(gè)觸發(fā)器、一個(gè)驅(qū)動(dòng)器和一個(gè)放電晶體管。兩個(gè)比較器分別被電阻R1、R2和R3構(gòu)成的分壓器設(shè)定的?VDD和?VDD。參考電壓所限定。為進(jìn)一步理解其電路功能，并靈活應(yīng)用555集成塊，下面簡要說明其作用機(jī)理。從圖1?5可見，三個(gè)5kΩ電阻組成的分壓器，使內(nèi)部的兩個(gè)比較器構(gòu)成一個(gè)電平觸發(fā)器，上觸發(fā)電平為?VDD，下觸發(fā)電平為?VDD。在5腳控制端外接一個(gè)參考電源Vc，可以改變上、下觸發(fā)電平值。比較器Al的輸出同或非門l的輸入端相接，比較器A2的輸出端接到或非門2的輸入端。由于由兩個(gè)或非門組成的RS觸發(fā)器必須用負(fù)極極性信號觸發(fā)，因此，加到比較器Al同相端6腳的觸發(fā)信號，只有當(dāng)電位高于反相端5腳的電位時(shí)，R?S觸發(fā)器才翻轉(zhuǎn)；而加到比較器A2反相端2腳的觸發(fā)信號，只有當(dāng)電位低于A2同相端的電位?VDD時(shí)，R?S觸發(fā)器才翻轉(zhuǎn)。
通過上面對等效功能電路和CA555時(shí)基電路的內(nèi)部等效電路的分析，可得出555各功能端的真值表。

引腳 2 6 4 3 7
電平 ≤? VDD * 1.4V 高電平 懸空狀態(tài)
電平 電平 ? VDD 1.4V 保持電平 保持
電平 * * 0.3V 低電平 低電平

由表可看出，S、R、MR的輸入不一定是邏輯電平，可以是模擬電平，因此，該集成電路兼有模擬和數(shù)字電路的特色。

“叮咚”門鈴的制作：