介紹了可編程邏輯器件（PLD）的發(fā)展和現(xiàn)狀、主要類型、特點(diǎn)及其選用準(zhǔn)則，并介紹了復(fù)雜可編程邏輯器件（CPLD）在近程偵察雷達(dá)多功能信號(hào)發(fā)生器及信號(hào)處理器中的應(yīng)用。
???? 關(guān)鍵詞：可編程邏輯器件，偵察雷達(dá)，信號(hào)處理
　　?
1引言
　　雷達(dá)技術(shù)的發(fā)展很大程度上依賴于元器件尤其是集成電路（IC）的發(fā)展。隨著大規(guī)模、超大規(guī)模集成電路的發(fā)展，雷達(dá)的體積越來越小，重量越來越輕，功能越來越復(fù)雜。集成電路發(fā)展到今天，功能固定的IC已不能滿足人們?nèi)找嬖鲩L的設(shè)計(jì)需要，于是構(gòu)造各種用途的通用芯片——可編程邏輯器件（Programmable Logic Device）便應(yīng)運(yùn)而生。PLD大大簡化了系統(tǒng)設(shè)計(jì)，縮小了系統(tǒng)規(guī)模，提高了系統(tǒng)可靠性，能夠適應(yīng)各種應(yīng)用需要，尤其適用于小批量、多品種的軍品研制。本文介紹了PLD器件的發(fā)展和現(xiàn)狀、主要類型、特點(diǎn)及其選用準(zhǔn)則，并介紹了復(fù)雜可編程邏輯器件（CPLD）在車載／便攜兩用式近程戰(zhàn)場偵察雷達(dá)中的應(yīng)用。
2可編程邏輯器件的發(fā)展和現(xiàn)狀〔1〕，〔2〕
　　PLD實(shí)際上是一種“與－或”兩級(jí)結(jié)構(gòu)器件，其最終邏輯結(jié)構(gòu)和功能由用戶編程決定，兼有標(biāo)準(zhǔn)邏輯器件和半定制邏輯器件的優(yōu)點(diǎn)。早期的PLD器件包括PAL（Programmable Array Logic）、PLA（Programmable Logic Array）和GAL（GeneralArray Logic），這些PLD器件相對(duì)比較簡單，由于工藝條件的限制僅能實(shí)現(xiàn)較小規(guī)模的電路，一般只有幾百門。
　　八十年代后，出現(xiàn)了在PAL結(jié)構(gòu)基礎(chǔ)上擴(kuò)展的EPLD（Erasable Programmable Logic Device）、CPLD（Complex Programmable Logic Device）和FPGA（Field Programmable Gate Array），它們都具有體系結(jié)構(gòu)和邏輯單元編程靈活、集成度高以及適用范圍寬等特點(diǎn)。這些器件不僅規(guī)模大、集成度高，而且使用更加靈活。
　　自九十年代以來，PLD器件得到了飛速發(fā)展，向高集成度、高速度和低價(jià)位方向不斷邁進(jìn)，它們主要有以下幾方面的特點(diǎn)：
　 （1）集成度越來越高，如Altera公司的10K系列已在25萬門以上,具有1萬個(gè)以上寄存器，40kbit嵌入式存儲(chǔ)器,使得集成復(fù)雜信號(hào)處理算法成為可能。Raphael系列已到100萬門以上,集成了FLE X10K 、FLEX6000、MAX7000的所有優(yōu)點(diǎn)，可進(jìn)行系統(tǒng)單片設(shè)計(jì)。
　 （2）在系統(tǒng)編程（ISP）和在線路重新配置（ICR）技術(shù)，使得PLD具有開發(fā)周期短、設(shè)計(jì)方案變更容易等優(yōu)點(diǎn)。
　 （3）嵌入式存儲(chǔ)器技術(shù)在PLD內(nèi)部嵌入一定數(shù)量的存儲(chǔ)器，存儲(chǔ)器類型有雙口SRAM、ROM、FIFO等，可用于存儲(chǔ)信號(hào)處理的系數(shù)、中間結(jié)果等。
　 （4）采用了時(shí)鐘鎖定和倍頻技術(shù)，解決了時(shí)鐘的　　脈沖延遲和偏斜問題，并使PLD內(nèi)部時(shí)鐘更高。單個(gè)16bit乘法器速度可達(dá)100MHz以上，這正是大帶寬高速實(shí)時(shí)信號(hào)處理所需要的。
　 （5）電子設(shè)計(jì)自動(dòng)化（EDA）工具日益豐富和完善，方便了用戶對(duì)設(shè)計(jì)的輸入、綜合和仿真。
　　PLD具有上述諸多優(yōu)點(diǎn)，所以應(yīng)用領(lǐng)域不斷擴(kuò)大，在雷達(dá)信號(hào)處理領(lǐng)域的應(yīng)用也日漸活躍。
3可編程邏輯器件（PLD）的種類及選用〔2〕
　　PLD器件的種類很多。按基本結(jié)構(gòu)可分為二類，一類是在PAL結(jié)構(gòu)基礎(chǔ)上擴(kuò)展的CPLD，另一類是標(biāo)準(zhǔn)門陣列邏輯單元型的FPGA器件。CPLD內(nèi)部連線相對(duì)固定，可預(yù)先確定待實(shí)現(xiàn)邏輯的延時(shí)參數(shù)，內(nèi)部時(shí)延小，有利于器件在較高頻率工作，并具有較高的邏輯利用率，特別適合于計(jì)數(shù)器、算術(shù)運(yùn)算、控制電路和較為復(fù)雜的狀態(tài)機(jī)的實(shí)現(xiàn)等。FPGA的電路核心是可構(gòu)造的邏輯塊，用戶可對(duì)邏輯塊及各邏輯塊之間的互連資源進(jìn)行編程，從而實(shí)現(xiàn)復(fù)雜的邏輯功能。同CPLD相比，F(xiàn)PGA集成度更高，可實(shí)現(xiàn)更為復(fù)雜的電路功能，但速度較低，可預(yù)測性比較差，時(shí)序是否滿足要求只有在芯片內(nèi)部布局布線完成之后方可確定。
　　另一方面，也可根據(jù)可編程次數(shù)將PLD器件分為采用反熔絲技術(shù)的一次編程型和采用SRAM、FLASH RAM、EPROM或EEPROM的可重復(fù)編程型。前者具有體積小、集成度高、互連線特性阻抗小、可獲得較高速度等特點(diǎn)，且無需外接PROM、EPROM，其缺點(diǎn)也顯而易見：只能一次編程。采用SRAM的可重復(fù)編程型的FPGA將每個(gè)邏輯塊的功能以及它們的互連模式存儲(chǔ)在芯片中的SRAM存儲(chǔ)單元中，其最大優(yōu)點(diǎn)是可重復(fù)快速編程和具有在線可重構(gòu)系統(tǒng)的能力，特別適合產(chǎn)品原型設(shè)計(jì)。缺點(diǎn)是需外接PROM或EPROM。采用FLASHRAM、EPROM或EEPROM的CPLD既可重復(fù)編程又不需外接PROM或EPROM，但成本比一次性編程器件高一些，且通常不能在線重構(gòu)系統(tǒng)。
　　關(guān)于PLD的選用，首先，用戶可根據(jù)設(shè)計(jì)的需要確定選擇哪一類的PLD器件。從需要實(shí)現(xiàn)的電路功能上考慮，如果是有規(guī)劃的同步設(shè)計(jì)，如狀態(tài)變換器、地址譯碼器和大規(guī)模二進(jìn)制同步計(jì)數(shù)器，宜選用CPLD；如果是多級(jí)邏輯應(yīng)用、快速流水線設(shè)計(jì)或大型寄存器電路，則選用FPGA比較合適。從使用場合考慮，若用于航天、軍事領(lǐng)域，反熔絲技術(shù)的一次編程型PLD是首選，如果是產(chǎn)品的原型設(shè)計(jì)，則應(yīng)選用可重復(fù)編程型的PLD器件。
　　其次，選定某一廠家的產(chǎn)品。生產(chǎn)同類器件的廠家很多，用戶須綜合考慮軟件支持、產(chǎn)品設(shè)計(jì)性能改進(jìn)的余量、設(shè)計(jì)應(yīng)用的延續(xù)性和可擴(kuò)展性、性價(jià)比等多種因素來選擇合適的器件生產(chǎn)廠家的產(chǎn)品。
　　最后，根據(jù)芯片容量、封裝形式、速度級(jí)別以及溫度范圍等等，在選中的某廠家的產(chǎn)品中選擇具體的型號(hào)。
　　選擇合適的PLD芯片是設(shè)計(jì)成功的第一步，如果設(shè)計(jì)要求在短期內(nèi)完成，在選擇芯片時(shí)可適當(dāng)留有余量；如果時(shí)間允許，則可以在仿真完成之后再確定芯片的型號(hào)。
4CPLD在雷達(dá)多功能信號(hào)發(fā)生器中的應(yīng)用
　　近程戰(zhàn)場偵察雷達(dá)的多功能信號(hào)發(fā)生器需要在雷達(dá)總控制器的控制下產(chǎn)生以下信號(hào)：偽碼調(diào)相激勵(lì)信號(hào)、多個(gè)距離支路的參考碼信號(hào)、遠(yuǎn)近程正弦調(diào)頻信號(hào)以及自檢結(jié)果等等。其中數(shù)字信號(hào)的產(chǎn)生可用PLD實(shí)現(xiàn)。由于這是一個(gè)有規(guī)則的同步設(shè)計(jì)問題,我們選用CPLD型的器件。綜合考慮容量、速度、功耗、設(shè)計(jì)工具等各方面的因素，我們選用Atmel公司的ATV2500L－30PI來實(shí)現(xiàn)。其功能框圖見圖1。
???????????????????????

　　在時(shí)鐘的驅(qū)動(dòng)下，偽隨機(jī)碼發(fā)生器產(chǎn)生特定長度的偽隨機(jī)碼信號(hào)用作發(fā)碼，該發(fā)碼經(jīng)過激勵(lì)，形成偽碼調(diào)相激勵(lì)信號(hào)，同時(shí)該偽碼在延時(shí)控制信號(hào)的控制下，產(chǎn)生不同延時(shí)的搜索用距離支路的參考碼和聽距離支路的參考碼，將時(shí)鐘經(jīng)過分頻還產(chǎn)生一個(gè)方波信號(hào)，方波信號(hào)周期可由遠(yuǎn)近程控制信號(hào)控制，它經(jīng)過濾波放大后作正弦調(diào)頻信號(hào)用。自檢電路對(duì)所產(chǎn)生的各種數(shù)字信號(hào)進(jìn)行自檢，并形成自檢結(jié)果。采用CPLD器件后，實(shí)現(xiàn)上述所有功能，其功耗只有20mW。
5CPLD在雷達(dá)信號(hào)處理器中的應(yīng)用
　　近程戰(zhàn)場偵察雷達(dá)的信號(hào)處理器需要同時(shí)對(duì)多個(gè)距離支路的輸出信號(hào)進(jìn)行采樣、A／D變換、數(shù)據(jù)存儲(chǔ)和實(shí)時(shí)數(shù)字信號(hào)處理。其中的采樣控制信號(hào)、A／D變換的通道選擇信號(hào)、數(shù)據(jù)存儲(chǔ)的地址信號(hào)和存儲(chǔ)控制信號(hào)也可以用PLD產(chǎn)生。由于這是一個(gè)大規(guī)模同步計(jì)數(shù)的問題，我們綜合考慮各方面的因素也選用Atmel公司的ATV2500L－30PI來實(shí)現(xiàn)。其功能框圖見圖2。
?????????????????????????
　　在時(shí)鐘驅(qū)動(dòng)下，經(jīng)分頻器得到一定占空比的信號(hào)作為采樣控制信號(hào)，控制A／D變換電路的啟動(dòng)，A／D變換通道的選擇則由通道選擇計(jì)數(shù)器產(chǎn)生的
通道選擇信號(hào)控制。A／D變換后將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，在存儲(chǔ)控制信號(hào)的控制下存入雙口RAM中，而數(shù)據(jù)存儲(chǔ)的地址信號(hào)則由數(shù)據(jù)存儲(chǔ)地址發(fā)生器自動(dòng)產(chǎn)生。這樣，在信號(hào)處理器中只需要一片A／D變換器，一片雙口RAM和一片由CPLD實(shí)現(xiàn)的采樣控制電路，各個(gè)距離支路輸出的模擬信號(hào)就有秩序地被轉(zhuǎn)換成數(shù)字信號(hào)并按一定的要求自動(dòng)存入雙口RAM的指定區(qū)域。采用CPLD后，實(shí)現(xiàn)采樣控制電路的所有功能只需10mW。
6結(jié)束語
　　本文采用CPLD完成了以往需要電路板才能完成的雷達(dá)信號(hào)發(fā)生電路和采樣控制電路的設(shè)計(jì)。設(shè)計(jì)的CPLD已在某近程戰(zhàn)場偵察雷達(dá)中應(yīng)用，實(shí)踐證明：應(yīng)用CPLD簡化了系統(tǒng)結(jié)構(gòu)，減小了體積，降低了功耗，提高了系統(tǒng)的可靠性。

1　高梅國，潘君，陳煒煒．三種信號(hào)處理器的CPLD設(shè)計(jì)．電子技術(shù)應(yīng)用，1999，25（3）：9～11
2　李文，于偉．如何正確選擇FPGA器件．電子技術(shù)應(yīng)用，1998，24（2）：58～60