?

　　嵌入式系統(tǒng)設(shè)計有3個不同層次：

　　1. 第1層次：以PCB CAD軟件和ICE為主要工具的設(shè)計方法。

　　這是過去直至現(xiàn)在我國單片機應(yīng)用系統(tǒng)設(shè)計人員一直沿用的方法，其步驟是先抽象后具體。

　　抽象設(shè)計主要是根據(jù)嵌入式應(yīng)用系統(tǒng)要實現(xiàn)的功能要求，對系統(tǒng)功能細化，分成若干功能模塊，畫出系統(tǒng)功能框圖，再對功能模塊進行硬件和軟件功能實現(xiàn)的分配。

　　具體設(shè)計包括硬件設(shè)計和軟件設(shè)計。硬件設(shè)計主要是根據(jù)性能參數(shù)要求對各功能模塊所需要使用的元器件進行選擇和組合，其選擇的基本原則就是市場上可以購買到的性價比最高的通用元器件。必要時，須分別對各個沒有把握的部分進行搭試、功能檢驗和性能測試，從模塊到系統(tǒng)找到相對優(yōu)化的方案，畫出電路原理圖。硬件設(shè)計的關(guān)鍵一步就是利用印制板(PCB)計算機輔助設(shè)計(CAD)軟件對系統(tǒng)的元器件進行布局和布線，接著是印制板加工、裝配和硬件調(diào)試。

　　工作量最大的部分是軟件設(shè)計。軟件設(shè)計貫穿整個系統(tǒng)的設(shè)計過程，主要包括任務(wù)分析、資源分配、模塊劃分、流程設(shè)計和細化、編碼調(diào)試等。軟件設(shè)計的工作量主要集中在程序調(diào)試，所以軟件調(diào)試工具就是關(guān)鍵。最常用和最有效的工具是在線仿真器(ICE)。

　　2. 第2層次：以EDA工具軟件和EOS為開發(fā)平臺的設(shè)計方法。

　　隨著微電子工藝技術(shù)的發(fā)展，各種通用的可編程半定制邏輯器件應(yīng)運而生。在硬件設(shè)計時，設(shè)計師可以利用這些半定制器件，逐步把原先要通過印制板線路互連的若干標準邏輯器件自制成專用集成電路(ASIC

　　)使用，這樣，就把印制板布局和布線的復雜性轉(zhuǎn)換成半定制器件內(nèi)配置的復雜性。然而，半定制器件的設(shè)計并不需要設(shè)計人員有半導體工藝和片內(nèi)集成電路布局和布線的知識和經(jīng)驗。隨著半定制器件的規(guī)模越來越大，可集成的器件越來越多，使印制板上互連器件的線路、裝配和調(diào)試費用越來越少，不僅大大減少了印制板的面積和接插件的數(shù)量，降低了系統(tǒng)綜合成本，增加了可編程應(yīng)用的靈活性，更重要的是降低了系統(tǒng)功耗，提高了系統(tǒng)工作速度，大大提高了系統(tǒng)的可靠性和安全性。

　　這樣，硬件設(shè)計人員從過去選擇和使用標準通用集成電路器件，逐步轉(zhuǎn)向自己設(shè)計和制作部分專用的集成電路器件，而這些技術(shù)是由各種EDA工具軟件提供支持的。

　　半定制邏輯器件經(jīng)歷了可編程邏輯陣列PLA、可編程陣列邏輯PAL、通用陣列邏輯GAL、復雜可編程邏輯器件CPLD和現(xiàn)場可編程門陣列FPGA的發(fā)展過程。其趨勢是集成度和速度不斷提高，功能不斷增強，結(jié)構(gòu)趨于更合理，使用變得更靈活和方便。

　　設(shè)計人員可以利用各種EDA工具和標準的CPLD和FPGA等，設(shè)計和自制用戶專用的大規(guī)模集成電路。然后再通過自下而上的設(shè)計方法，把用半定制器件設(shè)計自制的集成電路、可編程外圍器件、所選擇的ASIC與嵌入式微處理器或微控制器在印制板上布局、布線構(gòu)成系統(tǒng)。

　　3. 第3層次：以IP內(nèi)核庫為設(shè)計基礎(chǔ)，用軟硬件協(xié)同設(shè)計技術(shù)的設(shè)計方法。

　　20世紀90年代后，進一步開始了從“集成電路”級設(shè)計不斷轉(zhuǎn)向“集成系統(tǒng)”級設(shè)計。目前已進入單片系統(tǒng)SOC(System O-N A Chip)設(shè)計階段，并開始進入實用階段。這種設(shè)計方法不是把系統(tǒng)所需要用到的所有集成電路簡單地二次集成到1個芯片上，如果這樣實現(xiàn)單片系統(tǒng)，是不可能達到單片系統(tǒng)所要求的高密度、高速度、高性能、小體積、低電壓、低功耗等指標的，特別是低功耗要求。單片系統(tǒng)設(shè)計要從整個系統(tǒng)性能要求出發(fā)，把微處理器、模型算法、芯片結(jié)構(gòu)、外圍器件各層次電路直至器件的設(shè)計緊密結(jié)合起來，并通過建立在全新理念上的系統(tǒng)軟件和硬件的協(xié)同設(shè)計，在單個芯片上完成整個系統(tǒng)的功能。有時也可能把系統(tǒng)做在幾個芯片上。因為，實際上并不是所有的系統(tǒng)都能在一個芯片上實現(xiàn)的;還可能因為實現(xiàn)某種單片系統(tǒng)的工藝成本太高，以至于失去商業(yè)價值。目前，進入實用的單片系統(tǒng)還屬簡單的單片系統(tǒng)，如智能IC卡等。但幾個著名的半導體廠商正在緊鑼密鼓地研制和開發(fā)像單片PC這樣的復雜單片系統(tǒng)。

　　單片系統(tǒng)的設(shè)計如果從零開始，這既不現(xiàn)實也無必要。因為除了設(shè)計不成熟、未經(jīng)過時間考驗，其系統(tǒng)性能和質(zhì)量得不到保證外，還會因為設(shè)計周期太長而失去商業(yè)價值。

　　為了加快單片系統(tǒng)設(shè)計周期和提高系統(tǒng)的可靠性，目前最有效的一個途徑就是通過授權(quán)，使用成熟優(yōu)化的IP內(nèi)核模塊來進行設(shè)計集成和二次開發(fā)，利用膠粘邏輯技術(shù)GLT(Glue Logic Technology)，把這些IP內(nèi)核模塊嵌入到SOC中。IP內(nèi)核模塊是單片系統(tǒng)設(shè)計的基礎(chǔ)，究竟購買哪一級IP內(nèi)核模塊，要根據(jù)現(xiàn)有基礎(chǔ)、時間、資金和其他條件權(quán)衡確定。購買硬IP內(nèi)核模塊風險最小，但付出最大，這是必然的。但總的來說，通過購買IP內(nèi)核模塊不僅可以降低開發(fā)風險，還能節(jié)省開發(fā)費用，因為一般購買IP內(nèi)核模塊的費用要低于自己單獨設(shè)計和驗證的費用。當然，并不是所需要的IP內(nèi)核模塊都可以從市場上買得到。為了壟斷市場，有一些公司開發(fā)出來的關(guān)鍵IP內(nèi)核模塊(至少暫時)是不愿意授權(quán)轉(zhuǎn)讓使用的。像這樣的IP內(nèi)核模塊就不得不自己組織力量來開發(fā)。

　　這3個層次各有各的應(yīng)用范圍。從應(yīng)用開發(fā)角度看，在相當長的一段時間內(nèi)，都是采用前2種方法。第3層次設(shè)計方法對一般具體應(yīng)用人員來說，只能用來設(shè)計簡單的單片系統(tǒng)。而復雜的單片系統(tǒng)則是某些大的半導體廠商才能設(shè)計和實現(xiàn)的，并且用這種方法實現(xiàn)的單片系統(tǒng)，只可能是那些廣泛使用、具有一定規(guī)模的應(yīng)用系統(tǒng)才值得投入研制。還有些應(yīng)用系統(tǒng)，因為技術(shù)問題或商業(yè)價值問題并不適宜用單片實現(xiàn)。當它們以商品形式推出相應(yīng)單片系統(tǒng)后，應(yīng)用人員只要會選用即可。所以，3個層次的設(shè)計方法會并存，并不會簡單地用后者取代前者。 初級應(yīng)用設(shè)計人員會以第1種方法為主;富有經(jīng)驗的設(shè)計人員會以第2種方法為主;很專業(yè)的設(shè)計人員會用第3種方法進行簡單單片系統(tǒng)的設(shè)計和應(yīng)用。但所有的設(shè)計人員都可以應(yīng)用半導體大廠商推出的用第3種方法設(shè)計的專用單片系統(tǒng)。

　　結(jié)束語

　　目前，在我國3個層次的設(shè)計分別呈“面”、“線”、“點”的狀態(tài)。習慣于第1層次設(shè)計方法的電子信息系統(tǒng)設(shè)計人員需要逐步向第2層次過渡和發(fā)展;第2層次設(shè)計方法要由“線”逐步發(fā)展成“面”;第3層次設(shè)計方法需要國家有關(guān)部門根據(jù)IT發(fā)展戰(zhàn)略和規(guī)劃，組織各方面力量攻關(guān)、協(xié)調(diào)發(fā)展。第3層次設(shè)計方法要由“點”逐步發(fā)展成“線”。