為了測(cè)試我們的PCB板的方便，JTAG這個(gè)東西被搞了出來。如果想更多的了解JTAG，大家可以去看看IEEE 1149.1的標(biāo)準(zhǔn)，如果只是和我一樣，想了解一下的話，大家可以看看Mark Zwolinski著《VHDL數(shù)字系統(tǒng)設(shè)計(jì)》,電子工業(yè)出版社出版了他的中文版。
沒一個(gè)JTAG兼容的元件都有一個(gè)共用的測(cè)試結(jié)構(gòu)，這種結(jié)構(gòu)基本單元如下：
1、測(cè)試存取端口
測(cè)試存取端口包括4個(gè)或5個(gè)為測(cè)試增加的引腳。這些引腳是：
TDI和TDO（測(cè)試數(shù)據(jù)輸入和輸出）。數(shù)據(jù)和指令通過掃描路徑送至IC。沒有辦法從指令中區(qū)分?jǐn)?shù)據(jù)，或者判斷一系列位的目標(biāo)是到達(dá)哪個(gè)特定的IC。因此，下面的引腳用來控制數(shù)據(jù)流向。
TMS（測(cè)試模式選擇）。與TCK引腳一起，TMS引腳用來控制一個(gè)狀態(tài)機(jī)以決定每位通過TDI到達(dá)目的地。
TCK（測(cè)試時(shí)鐘）
TRST（測(cè)試復(fù)位），這是可選的異步復(fù)位信號(hào)，很多的JTAG電路中沒有這個(gè)信號(hào)。
2、TAP控制器
TAP控制器是一個(gè)具有16個(gè)狀態(tài)的狀態(tài)機(jī)，它用來控制測(cè)試。狀態(tài)機(jī)的輸入是TCK和TMS，輸出是其它寄存器的控制信號(hào)。下圖是我在一個(gè)網(wǎng)站上找到的他的狀態(tài)圖，大家也可以在google的圖片里面搜索tap controller，就可以搜索到這個(gè)狀態(tài)圖。
jtag.jpg
通過這個(gè)圖可以看出，TMS腳上保持5個(gè)時(shí)鐘周期的高電平，會(huì)使得狀態(tài)機(jī)從任何狀態(tài)進(jìn)入Test-Logic-Reset。TAP控制器發(fā)出的控制信號(hào)用來啟動(dòng)器件中的其它寄存器。這樣，如果到達(dá)TDI的位序列合適，就將被送到指令寄存器或者特別的數(shù)據(jù)寄存器。
3、測(cè)試數(shù)據(jù)寄存器（Test Data Registers）
一個(gè)與邊界掃描兼容的元件必須將其所有的輸入和輸出連接至掃描路徑。一下描述的特殊單元用來實(shí)現(xiàn)掃描寄存器。另外，必須有一位的旁路寄存器，這樣可以通過繞開元件的邊界掃描寄存器來縮短掃描路徑。另外還需要一些其他的寄存器，例如，一個(gè)IC可能需要一個(gè)標(biāo)志寄存器，這個(gè)寄存器的內(nèi)容可以通過掃描訪問來確定PCB板上是否裝配了正確的IC。同樣，我們可以通過邊界掃描接口訪問器件的內(nèi)部掃描路徑。某些可編程邏輯生產(chǎn)商允許使用邊界掃描器件來對(duì)器件進(jìn)行編程，因此，另一種可能的數(shù)據(jù)寄存器是配置寄存器。
4、指令寄存器（Instruction Register）
指令寄存器至少有2位，這依賴于實(shí)現(xiàn)的測(cè)試數(shù)目。它定義了測(cè)試數(shù)據(jù)寄存器的使用。指令寄存器還產(chǎn)生進(jìn)一步的控制信號(hào)。
邊界掃描單元有四種操作模式：
1、普通模式。一般的系統(tǒng)數(shù)據(jù)從In傳輸至OUT
2、掃描模式。shfiterDR選擇SCAN_IN引腳，ClockDR提供掃描路徑時(shí)鐘。ShifterDR值由Tap控制器中相似的名稱的狀態(tài)得來。當(dāng)TAP控制器處于狀態(tài)capture-DR或者shifter-DR時(shí)，斷言ClockDR
3、捕捉模式。ShiftDR選擇In引腳，數(shù)據(jù)由ClockDR時(shí)鐘送入掃描路徑寄存器來對(duì)系統(tǒng)進(jìn)行快照
4、更新模式。在捕捉或者掃描之后，數(shù)依據(jù)通過UpdateDR一個(gè)時(shí)鐘沿從左邊沿觸發(fā)送至OUT。

STM32/STM8

意法半導(dǎo)體/ST/STM