dsp系統(tǒng)的特點是什么

　　數(shù)字信號處理有別于普通的科學(xué)計算與分析，它強調(diào)運算處理的實時性，因此DSP除了具備普通微處理器所強調(diào)的高速運算和控制功能外，針對實時數(shù)字信號處理，在處理器結(jié)構(gòu)、指令系統(tǒng)、指令流程上具有許多新的特征，其特點如下：

　　算術(shù)單元

　　具有硬件乘法器和多功能運算單元，硬件乘法器可以在單個指令周期內(nèi)完成乘法操作，這是DSP區(qū)別于通用的微處理器的一個重要標志。多功能運算單元可以完成加減、邏輯、移位、數(shù)據(jù)傳送等操作。新一代DSP內(nèi)部甚至還包含多個并行的運算單元，以提高其處理能力。針對濾波、相關(guān)、矩陣運算等需要大量乘和累加運算的特點，DSP的算術(shù)單元的乘法器和加法器，可以在一個時鐘周期內(nèi)完成相乘、累加兩個運算。近年出現(xiàn)的一些DSP如ADSP2106X、DSP96000系列DSP可以同時進行乘、加、減運算，大大加快了FFT的蝶形運算速度。

　　總線結(jié)構(gòu)

　　傳統(tǒng)的通用處理器采用統(tǒng)一的程序和數(shù)據(jù)空間、共享的程序和數(shù)據(jù)總線結(jié)構(gòu)，即所謂的馮。諾依曼結(jié)構(gòu)。DSP普遍采用了數(shù)據(jù)總線和程序總線分離的哈佛結(jié)構(gòu)或者改進的哈佛結(jié)構(gòu)，極大地提高了指令執(zhí)行速度。片內(nèi)的多套總線可以同時進行取指令和多個數(shù)據(jù)存取操作，許多DSP片內(nèi)嵌有DMA控制器，配合片內(nèi)多總線結(jié)構(gòu)，使數(shù)據(jù)塊傳送速度大大提高。

　　專用尋址單元

　　DSP面向數(shù)據(jù)密集型應(yīng)用，伴隨著頻繁的數(shù)據(jù)訪問，數(shù)據(jù)地址的計算也需要大量時間。DSP內(nèi)部配置了專用的尋址單元，用于地址的修改和更新，它們可以在尋址訪問前或訪問后自動修改內(nèi)容，以指向下一個要訪問的地址。地址的修改和更新與算術(shù)單元并行工作，不需要額外的時間。DSP的地址產(chǎn)生器支持直接尋址、間接尋址操作，大部分DSP還支持位反轉(zhuǎn)尋址（用于FFT算法）和循環(huán)尋址（用于數(shù)字濾波算法）。

　　片內(nèi)存儲器

　　針對數(shù)字信號處理的數(shù)據(jù)密集運算的需要，DSP對程序和數(shù)據(jù)訪問的時間要求很高，為了減小指令和數(shù)據(jù)的傳送時間，許多DSP內(nèi)部集成了高速程序存儲器和數(shù)據(jù)存儲器，以提高程序和數(shù)據(jù)訪問存儲器的速度。

　　流水處理技術(shù)

　　DSP大多采用流水技術(shù)，即將一條指令的執(zhí)行過程分解成取指、譯碼、取數(shù)、執(zhí)行等若干個階段，每個階段稱為一級流水。每條指令都由片內(nèi)多個功能單元分別完成取指、譯碼、取數(shù)、執(zhí)行等操作，從而在不提高時鐘頻率的條件下減少了每條指令的執(zhí)行時間。

　　dsp系統(tǒng)硬件設(shè)計過程都有哪些步驟

　　DSP硬件設(shè)計包括：硬件方案設(shè)計、DSP及周邊器件選型、原理圖設(shè)計、PCB設(shè)計及仿真、硬件調(diào)試等。前一講我們詳細講述了硬件方案設(shè)計、DSP及周邊器件選型兩部分內(nèi)容，本講詳細講述原理圖設(shè)計、PCB設(shè)計、硬件調(diào)試等內(nèi)容。以期共享設(shè)計的經(jīng)驗，并能夠提高大家的設(shè)計效率。

　　1、系統(tǒng)資源規(guī)劃

　　硬件設(shè)計的前提需要做的一件事是對整個系統(tǒng)的資源進行規(guī)劃，最終得到系統(tǒng)的資源分配表，即MemoryMap。表1提供了一個用TMS320DM642設(shè)計的圖像處理系統(tǒng)的地址映射表。

　　通過表1我們可以清晰地看到程序空間、數(shù)據(jù)空間、圖像輸入口等資源的地址。經(jīng)過對系統(tǒng)資源的規(guī)劃，我們的硬件設(shè)計才能夠有整體的規(guī)劃，不然設(shè)計出來的原理圖就是非常盲目的“無源之水”。

　　2、硬件原理圖設(shè)計

　　DSP的芯片廠家在設(shè)計出每一種DSP芯片時一般都提供了相應(yīng)的EVM（評估板）參考原理圖設(shè)計，大家可以通過網(wǎng)絡(luò)免費下載，或通過購買原裝的EVM板得到。詳細的針對某一個板的原理我們就不細講解，根據(jù)作者多年從事DSP設(shè)計的經(jīng)驗把設(shè)計中的技巧總結(jié)出來與大家分享。

　　硬件設(shè)計時，應(yīng)重點注意以下幾點。

　?。?）時鐘電路。DSP時鐘可由外部提供，也可由板上的晶振提供。但一般DSP系統(tǒng)中經(jīng)常使用外部時鐘輸入，因為使用外部時鐘時，時鐘的精度高、穩(wěn)定性好、使用方便。由于DSP工作是以時鐘為基準，如果時鐘質(zhì)量不高，那么系統(tǒng)的可靠性、穩(wěn)定性就很難保證。因此，若采用外部時鐘，選擇晶振時應(yīng)對其穩(wěn)定性、毛刺做全面的檢驗，以便DSP系統(tǒng)可靠地工作。

　?。?）復(fù)位電路。應(yīng)同時設(shè)計上電復(fù)位電路和人工復(fù)位電路，在系統(tǒng)運行中出現(xiàn)故障時可方便地人工復(fù)位。對于復(fù)位電路，一方面應(yīng)確保復(fù)位低電平時間足夠長（一般需要20ms以上），保證DSP可靠復(fù)位；另一方面應(yīng)保證穩(wěn)定性良好，防止DSP誤復(fù)位。

　?。?）在DSP電路中，對所有的輸入信號必須有明確的處理，不能懸浮或置之不理。尤其要注意的是：若設(shè)計中沒用到不可屏蔽硬件中斷NMI，則硬件設(shè)計時應(yīng)確保將其相應(yīng)引腳拉高，否則程序運行時會出現(xiàn)不可預(yù)料的結(jié)果；若設(shè)計中用到NMI，也應(yīng)在程序正常執(zhí)行階段置其相應(yīng)引腳為高電平。

　　3、高頻PCB設(shè)計

　　數(shù)字器件正朝著高速、低耗、小體積、高抗干擾性的方向發(fā)展，這一發(fā)展趨勢對印刷電路板的設(shè)計提出了很多新要求。作者根據(jù)多年在硬件設(shè)計工作中的經(jīng)驗，總結(jié)一些高頻布線的技巧，供大家參考。

　　（1）高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須的，也是降低干擾的有效手段。

　?。?）高速電路器件管腳間的引線彎折越少越好。高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，可用45°折線或圓弧轉(zhuǎn)折，滿足這一要求可以減少高頻信號對外的發(fā)射和相互間的耦合。

　　（3）高頻電路器件管腳間的引線越短越好。

　　（4）高頻電路器件管腳間的引線層間交替越少越好。所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔（Via）越少越好，據(jù)測，一個過孔可帶來約0.5pF的分布電容，減少過孔數(shù)能顯著提高速度。

　　（5）高頻電路布線要注意信號線近距離平行走線所引入的“交叉干擾”，若無法避免平行分布，可在平行信號線的反面布置大面積“地”來大幅度減少干擾。同一層內(nèi)的平行走線幾乎無法避免，但是在相鄰的兩個層，走線的方向務(wù)必取為相互垂直。

　?。?）對特別重要的信號線或局部單元實施地線包圍的措施，即繪制所選對象的外輪廓線。利用此功能，可以自動地對所選定的重要信號線進行所謂的“包地”處理，當(dāng)然，把此功能用于時鐘等單元局部進行包地處理對高速系統(tǒng)也將非常有益。

　　（7）各類信號走線不能形成環(huán)路，地線也不能形成電流環(huán)路。

　?。?）每個集成電路塊的附近應(yīng)設(shè)置一個高頻去耦電容。

　?。?）模擬地線、數(shù)字地線等接往公共地線時要用高頻扼流環(huán)節(jié)。在實際裝配高頻扼流環(huán)節(jié)時用的往往是中心孔穿有導(dǎo)線的高頻鐵氧體磁珠，在電路原理圖上對它一般不予表達，由此形成的網(wǎng)絡(luò)表（netlist）就不包含這類元件，布線時就會因此而忽略它的存在。針對此現(xiàn)實，可在原理圖中把它當(dāng)做電感，在PCB元件庫中單獨為它定義一個元件封裝，布線前把它手工移動到靠近公共地線匯合點的合適位置上。

　?。?0）模擬電路與數(shù)字電路應(yīng)分開布置，獨立布線后應(yīng)單點連接電源和地，避免相互干擾。

　?。?1）DSP、片外程序存儲器和數(shù)據(jù)存儲器接入電源前，應(yīng)加濾波電容并使其盡量靠近芯片電源引腳，以濾除電源噪聲。另外，在DSP與片外程序存儲器和數(shù)據(jù)存儲器等關(guān)鍵部分周圍建議屏蔽，可減少外界干擾。

　?。?2）片外程序存儲器和數(shù)據(jù)存儲器應(yīng)盡量靠近DSP芯片放置，同時要合理布局，使數(shù)據(jù)線和地址線長短基本保持一致，尤其當(dāng)系統(tǒng)中有多片存儲器時要考慮時鐘線到各存儲器的時鐘輸入距離相等或可以加單獨的可編程時鐘驅(qū)動芯片。對于DSP系統(tǒng)而言，應(yīng)選擇存取速度與DSP相仿的外部存儲器，不然DSP的高速處理能力將不能充分發(fā)揮。DSP指令周期為納秒級，因而DSP硬件系統(tǒng)中最易出現(xiàn)的問題是高頻干擾，因此在制作DSP硬件系統(tǒng)的印制電路板（PCB）時，應(yīng)特別注意對地址線和數(shù)據(jù)線等重要信號線的布線要做到正確合理。布線時盡量使高頻線短而粗，且遠離易受干擾的信號線，如模擬信號線等。當(dāng)DSP周圍電路較復(fù)雜時，建議將DSP及其時鐘電路、復(fù)位電路、片外程序存儲器、數(shù)據(jù)存儲器制作成最小系統(tǒng)，以減少干擾。

　?。?3）當(dāng)本著以上原則，熟練設(shè)計工具的使用技巧以后，經(jīng)過手工布線完成后，高頻電路為了提高系統(tǒng)的靠性和可生產(chǎn)性，一般都需要利用高級的PCB仿真軟件進行仿真。