在高性能計(jì)算（HPC）領(lǐng)域，RISC-V正在積蓄力量。

?

本周，在超級(jí)計(jì)算 2022 大會(huì)上，一位資深RISC-V 設(shè)計(jì)師——加州大學(xué)伯克利分校計(jì)算機(jī)科學(xué)教授?Krste Asanovi——大膽預(yù)測(cè)，開(kāi)放架構(gòu)將在性能上超越競(jìng)爭(zhēng)對(duì)手的芯片架構(gòu)。

但超級(jí)計(jì)算展廳的參與者對(duì)?RISC-V 是否為高性能計(jì)算做好了準(zhǔn)備持懷疑態(tài)度，稱它遠(yuǎn)未準(zhǔn)備好成為 x86 或 Arm 的主流替代品。

商業(yè)芯片公司估計(jì)，在?RISC-V 對(duì)市場(chǎng)產(chǎn)生重大影響之前，現(xiàn)實(shí)的時(shí)間表需要將近5年甚至更長(zhǎng)。

盡管如此，RISC-V 在展會(huì)現(xiàn)場(chǎng)的發(fā)展勢(shì)頭強(qiáng)勁，與會(huì)者一致認(rèn)為該架構(gòu)不容忽視，最終將成為主流 HPC的處理器架構(gòu)。

RISC-V是一種開(kāi)放的芯片架構(gòu)，可以免費(fèi)授權(quán)?？蛻艨梢蕴砑幼约旱臄U(kuò)展并為包括人工智能、移動(dòng)和工業(yè)應(yīng)用在內(nèi)的多種應(yīng)用定制芯片。

SiPearl 首席執(zhí)行官 Philippe Notton 告訴HPCwire，RISC-V 還不是高性能計(jì)算市場(chǎng)的可行選擇。

這家芯片制造商開(kāi)發(fā)了一種基于 Arm 的、名為?Rhea 的CPU，它將用于歐洲未來(lái)的 exascale 系統(tǒng)。該芯片有 29 個(gè) RISC-V 微控制器來(lái)支持 Arm CPU。

SiPearl 的誕生源于歐盟的資助，其長(zhǎng)期目標(biāo)是開(kāi)發(fā)本土處理器。同樣由歐盟資助的歐洲處理器計(jì)劃正專注于使用 RISC-V 開(kāi)發(fā)芯片，以擺脫x86 和 Arm 的束縛。

成立于?2019 年的 SiPearl 必須為參與創(chuàng)建百億億級(jí)超級(jí)計(jì)算機(jī)的歐洲財(cái)團(tuán)快速提供高性能 CPU，而 Arm 是開(kāi)發(fā)定制芯片的唯一選擇。

Notton 說(shuō)，RISC-V 距離商業(yè)化還有很長(zhǎng)的路要走，并補(bǔ)充說(shuō)他對(duì)基于該架構(gòu)設(shè)計(jì)芯片持開(kāi)放態(tài)度。在那之前，Arm 擁有更可靠的硬件和軟件生態(tài)系統(tǒng)，以及可以提供給客戶的工具集。

Notton 說(shuō)，如果RISC-V市場(chǎng)地位進(jìn)一步提升，Arm 會(huì)做出反應(yīng)并采取一些措施。

“英特爾正與巴塞羅那超級(jí)計(jì)算中心密切合作，打造用于超級(jí)計(jì)算的?RISC-V 芯片。但是，用于 HPC 的 RISC-V“還需要很多年”，英特爾超級(jí)計(jì)算集團(tuán)副總裁兼總經(jīng)理 Jeff McVeigh 說(shuō)。

BSC 希望在歐洲的路線圖上增加一個(gè)高性能RISC-V 處理器，并且在試驗(yàn)新芯片方面有著豐富的積累。超級(jí)計(jì)算中心與英特爾的合作更多是圍繞將 RISC-V 核心整合到小芯片中，這是一種新型芯片設(shè)計(jì)，可以將多個(gè)處理器模塊塞入單個(gè)封裝中。

未來(lái)，英特爾的芯片制造將圍繞小芯片展開(kāi)，這樣可以增加設(shè)計(jì)靈活性，能夠?qū)?CPU、GPU、I/O、內(nèi)存類型、電源管理和其它電路放入芯片封裝中。英特爾正在開(kāi)發(fā)一款名為 Falcon Shores的服務(wù)器芯片，計(jì)劃2025年推出，它將以小芯片形式集成英特爾的 GPU 和 x86 CPU 設(shè)計(jì)。

McVeigh 說(shuō)，BSC 合作伙伴正在研究 Falcon Shores 以外的未來(lái)變體，這些變體允許將 RISC-V 集成為 x86 的主要 CPU 替代品。

McVeigh 說(shuō)，除了設(shè)計(jì)芯片之外，要將 RISC-V 引入 HPC 還有很多工作要做。

“編寫(xiě)代碼移植、性能以及所有這些東西需要一個(gè)漫長(zhǎng)的過(guò)程，但我們認(rèn)為它的發(fā)展前景廣闊，”McVeigh 說(shuō)。

最熱情的?RISC-V 支持者是為歐洲設(shè)計(jì)本土芯片的學(xué)術(shù)研究人員。

德國(guó)?Jülich 超級(jí)計(jì)算中心擁有一些世界上最快的超級(jí)計(jì)算機(jī)，它對(duì)包括 RISC-V 在內(nèi)的許多架構(gòu)都很感興趣，F(xiàn)orschungszentrum Jülich 的 RG 下一代架構(gòu)和原型負(fù)責(zé)人 Estela Suarez 說(shuō)

“我們處于軟件開(kāi)發(fā)的更高層次。我們確保支持硬件堆棧，”Suarez 說(shuō)。

RISC-V 被設(shè)計(jì)為模塊化指令集，其基數(shù)非常小，不到 50 條指令?？梢韵駱?lè)高積木一樣附加到基礎(chǔ) ISA 上的自定義內(nèi)核。與依賴集成的競(jìng)爭(zhēng)對(duì)手相比，RISC-V 的可擴(kuò)展性被視為一種優(yōu)勢(shì)。

各國(guó)和地區(qū)芯片的本地化，加大了歐洲和中國(guó)基于RISC-V打造本土芯片的力度。美國(guó)已禁止向中國(guó)出口先進(jìn)的 CPU 和 GPU。美國(guó)還禁止向俄羅斯出口所有半導(dǎo)體產(chǎn)品。?

歐洲處理器計(jì)劃預(yù)計(jì)用于?AI 等應(yīng)用程序的原生 RISC-V 加速器將比通用 CPU 快得多。

EPI的高性能加速器EPAC基于RISC-V架構(gòu)，擁有Semidynamics開(kāi)發(fā)的Avispado向量處理單元，以及法國(guó)Kalray開(kāi)發(fā)的RISC-V CPU。它還具有張量加速器和用于可重構(gòu)邏輯的板載 FPGA。

第一個(gè)?EPAC 版本于上個(gè)月流出，后續(xù)版本 EPAC-2 已在 2024 年的路線圖上。EPAC-2 與 Rhea 2 芯片的目標(biāo)是從 2024 年開(kāi)始在歐洲百億億級(jí)超級(jí)計(jì)算機(jī)中部署。

“真正重要的是，歐洲支持我們構(gòu)建制造優(yōu)質(zhì)芯片所需的整個(gè)知識(shí)鏈。僅僅有好的架構(gòu)想法的人是不夠的，”巴塞羅那超級(jí)計(jì)算中心的高級(jí)研究員菲利波·曼托瓦尼?(Filippo Mantovani) 說(shuō)。

同時(shí)領(lǐng)導(dǎo)?EPI 加速器開(kāi)發(fā)的 Mantovani 說(shuō)，更重要的是在該地區(qū)發(fā)展歐洲的專業(yè)知識(shí)和繁榮的半導(dǎo)體生態(tài)系統(tǒng)，這將有利于該地區(qū)的芯片公司。

BSC 和其它大學(xué)還參與了基于 RISC-V 架構(gòu)的高性能計(jì)算機(jī) Monte Cimone 的開(kāi)發(fā)。

Monte Cimone 集群包括四個(gè)刀片中的八個(gè)計(jì)算節(jié)點(diǎn)。每個(gè)節(jié)點(diǎn)都有 SiFive 的 U740 芯片，它有四個(gè) 64 位 U74 內(nèi)核，頻率高達(dá) 1.2 GHz。根據(jù)一篇關(guān)于該系統(tǒng)的研究論文，這些系統(tǒng)是 SiFive HiFive Unmatched 主板，具有 16GB DDR4 內(nèi)存、1TB NVMe 存儲(chǔ)和 PCIe 擴(kuò)展卡。

該系統(tǒng)的創(chuàng)建是為了測(cè)試應(yīng)用程序及其性能，很像十多年前用于在?HPC 環(huán)境中測(cè)試 Arm 處理器的 Mont Blanc 系統(tǒng)。Arm 處理器現(xiàn)在用于世界上第二快的超級(jí)計(jì)算機(jī) Fugaku，該計(jì)算機(jī)部署在日本 Riken 計(jì)算科學(xué)中心。

Monte Cimone 的研究指出，雖然 RISC-V 的部署正在增長(zhǎng)并且軟件堆棧正在迅速成熟，但“很明顯，SoC 的性能和內(nèi)核數(shù)量不足以達(dá)到與成熟的 Arm 和 x86 內(nèi)核相媲美的性能?！?/p>

管理?ISA 開(kāi)發(fā)的 RISC-V International 得到了一些最大的芯片制造商的支持。ISA也被用在谷歌正在開(kāi)發(fā)的一款TPU芯片上，英特爾和SiFive展示了一款名為Horse Creek的計(jì)算板，采用英特爾4代工藝制造，支持最新的DDR5內(nèi)存和PCIe 5.0接口。

Asanovi??舉例說(shuō)明歷史計(jì)算趨勢(shì)有利于 RISC-V。曾經(jīng)廣泛用于高性能計(jì)算的指令集，包括 DEC 的 Alpha、Intel 的 Itanium 和 Oracle 的 SPARC。

隨著更多芯片的定制化，x86 和 Arm 等專有芯片設(shè)計(jì)可能面臨挑戰(zhàn)。x86 架構(gòu)主導(dǎo)了注重集成的“板”時(shí)代，而 Arm 則主導(dǎo)了集成調(diào)制解調(diào)器和 GPU 的移動(dòng)時(shí)代。但隨著芯片定制化的發(fā)展，公司反對(duì)將自己的未來(lái)押在專有設(shè)計(jì)上，而 RISC-V 更具經(jīng)濟(jì)意義，可以擴(kuò)展到更多的計(jì)算能力。

RISC-V International 有一個(gè)特別興趣小組推動(dòng) HPC，并且正在進(jìn)行將 HPC 功能添加到 RISC-V 的項(xiàng)目。也有許多來(lái)自學(xué)術(shù)界和工業(yè)界的人為 ISA 做出貢獻(xiàn)，使其成為一項(xiàng)社區(qū)工作。

“我們甚至有一個(gè)?128 位地址基版本的草案，因?yàn)槲覀儗⒃诒臼兰o(jì)末需要它，”Asanovi??說(shuō)。

目前，HPC 的市場(chǎng)規(guī)模還不足以證明定制芯片的合理性，因此小芯片模型將有助于以合理的成本設(shè)計(jì)帶有加速器的芯片。

“RISC-V 發(fā)展前景廣闊，”Asanovi??說(shuō)：“想想以太網(wǎng)。想想Linux，RISC-V正在沿著類似的路線前進(jìn)?！?/p>

編輯：黃飛

?