在過去10年間，對從事模擬、定制數(shù)字、RF和混合信號(hào)設(shè)計(jì)的公司需求呈現(xiàn)出了指數(shù)增長。效益以及競爭正迫使定制設(shè)計(jì)隊(duì)伍采納先進(jìn)工藝技術(shù)，把以前各自獨(dú)立的IC功能塊集成到單個(gè)硅片中。事實(shí)上，許多設(shè)計(jì)隊(duì)伍被迫跳過工藝節(jié)點(diǎn)，在0.18mm、0.13mm、甚至納米工藝上進(jìn)行大規(guī)模數(shù)字邏輯集成。
先進(jìn)的混合信號(hào)設(shè)計(jì)包括超過10萬個(gè)模擬晶體管和超過上億個(gè)數(shù)字晶體管(包括內(nèi)存)。而且，其封裝、電源網(wǎng)絡(luò)、互連、器件和襯底都要面對數(shù)量巨大且還在不斷增長的物理效應(yīng)。如果不解決這些問題，上述任何一種因素都會(huì)造成昂貴的重復(fù)流片。所有這些使開發(fā)滿足所有規(guī)格和進(jìn)度的設(shè)計(jì)，換句話說就是開發(fā)準(zhǔn)時(shí)的芯片，變得前所未有的困難。
對于當(dāng)今設(shè)計(jì)中的復(fù)雜性和物理效率，需要一個(gè)綜合自頂向下速度和自底向上硅精度的高級定制設(shè)計(jì)方法。大多數(shù)先進(jìn)的設(shè)計(jì)團(tuán)隊(duì)都已經(jīng)轉(zhuǎn)移到了這種可行的“中間會(huì)師式”方法。但是，這樣做的效率和有效性從根本上受到能力不足的設(shè)計(jì)環(huán)境的限制。

高級定制設(shè)計(jì)方法
適用于融合了模擬、定制數(shù)字、RF或基于數(shù)字單元電路的混合信號(hào)設(shè)計(jì)。這類設(shè)計(jì)需要快速、硅精度的設(shè)計(jì)方法。
在ACD方法中，設(shè)計(jì)的頂層模型用作目標(biāo)，設(shè)計(jì)工作逐步完成，而且自底向上的設(shè)計(jì)工作可添加其他細(xì)節(jié)。因此，自頂向下的設(shè)計(jì)和自底向上的設(shè)計(jì)最終會(huì)在中間匯合。兩種模型的速度與準(zhǔn)確性一起決定了設(shè)計(jì)平臺(tái)的高效性。
主要概念
硅精度
硅精度就是能夠使設(shè)計(jì)環(huán)境中的所有結(jié)果與將來芯片中的實(shí)際結(jié)果一致。
實(shí)現(xiàn)可預(yù)測性要求在校準(zhǔn)設(shè)計(jì)過程中采用仿真與電路模型，以確保設(shè)計(jì)隊(duì)伍獲得實(shí)現(xiàn)成功所需要的正確信息。
已知或預(yù)期效果的不準(zhǔn)確性已經(jīng)融入到新的高級工藝中，在這些工藝中經(jīng)常會(huì)發(fā)現(xiàn)每周有3~5％的變化。對于設(shè)計(jì)的大部分來說，這并不會(huì)造成什么問題。而對于設(shè)計(jì)的敏感元件來說，設(shè)計(jì)者有兩種選擇。第一種選擇是圍繞工藝的變化進(jìn)行設(shè)計(jì)(例如采用復(fù)雜的補(bǔ)償電路)。第二種選擇是隨著工藝的偏移而不斷更新設(shè)計(jì)。
ACD方法使設(shè)計(jì)隊(duì)伍能夠把精力集中到設(shè)計(jì)的核心部分，同時(shí)實(shí)現(xiàn)已知的相關(guān)芯片效果。因此，這可以實(shí)現(xiàn)更好的模型以及預(yù)期效果的校準(zhǔn)，同時(shí)在整個(gè)過程中實(shí)現(xiàn)對工藝變動(dòng)結(jié)果的前瞻性管理。
設(shè)計(jì)相關(guān)資料管理
ACD方法的關(guān)鍵是在設(shè)計(jì)之初就考慮芯片集成，并根據(jù)整體規(guī)范推動(dòng)設(shè)計(jì)。
設(shè)計(jì)的每個(gè)部分都伴隨有大量設(shè)計(jì)相關(guān)資料，設(shè)計(jì)方法必須考慮各部分的設(shè)計(jì)以及用于支持最終集成的設(shè)計(jì)相關(guān)資料。另外，ACD方法還必須處理所提供的相關(guān)資料，設(shè)計(jì)隊(duì)伍不必為了支持集成而做額外的工作。
快速自頂向下設(shè)計(jì)
在仿真和物理設(shè)計(jì)中廣泛應(yīng)用了這種快速的自頂向下方法，在系統(tǒng)級和行為級進(jìn)行多級抽象。頂級仿真和物理模型都從抽象和評估著手，然后隨著設(shè)計(jì)隊(duì)伍工作的進(jìn)展,進(jìn)行進(jìn)一步優(yōu)化。兩種情況下都始終提供模型，而且模型在設(shè)計(jì)開發(fā)和更新期間用作指南。
例如，利用對模塊大小和縱橫比的初步評估可以建立最初的布線，隨后進(jìn)行頂級抽取。這些信息在前一階段用作模塊規(guī)范，從而可以節(jié)省模塊設(shè)計(jì)的時(shí)間。
在前面階段制定并完成仿真與物理設(shè)計(jì)任務(wù)，并且在設(shè)計(jì)過程的驗(yàn)證、布線、提取和其他步驟一直使用這些任務(wù)。設(shè)計(jì)隊(duì)伍可在早期而不是在出片時(shí)才發(fā)現(xiàn)并解決有關(guān)問題。
自底向上設(shè)計(jì)的硅精度
硅精度的方法采用自底向上的方案在晶體管級進(jìn)行廣泛的驗(yàn)證，并確保設(shè)計(jì)符合規(guī)范要求。設(shè)計(jì)人員可以使用詳細(xì)的寄生信息在設(shè)計(jì)規(guī)范和工藝上獲得必須的精度。
通過把硅的測量轉(zhuǎn)移成詳細(xì)的模型，把校準(zhǔn)后的模型構(gòu)建成設(shè)計(jì)模塊，并最終形成芯片，自底向上的方法可以實(shí)現(xiàn)硅精度。在物理設(shè)計(jì)領(lǐng)域，引入全面版圖數(shù)據(jù)來準(zhǔn)確執(zhí)行芯片分析的能力可以完成設(shè)計(jì)性能指標(biāo)的芯片。
自底向上設(shè)計(jì)過程還支持抽象能力，其硅精度的校準(zhǔn)轉(zhuǎn)換成能夠在更大仿真中運(yùn)行的更快模型，其結(jié)果可以引入到自底向上的設(shè)計(jì)流程中。設(shè)計(jì)人員可以確定下一個(gè)集成級別所需要的校準(zhǔn)后模型的準(zhǔn)確度，從而確保進(jìn)一步仿真的準(zhǔn)確性。
混合級連續(xù)設(shè)計(jì)開發(fā)
自底向上方法與自頂向下方法的融合使設(shè)計(jì)人員能夠根據(jù)需要自由調(diào)配與組合，從而實(shí)現(xiàn)快速、硅精度的設(shè)計(jì)。這種混合級能力通過在大型系統(tǒng)環(huán)境下連續(xù)測試控制設(shè)計(jì)，可以實(shí)現(xiàn)快速、可靠和可預(yù)測的設(shè)計(jì)。連續(xù)的設(shè)計(jì)開發(fā)依賴同時(shí)執(zhí)行的自底向上和自頂向下設(shè)計(jì)方法，而且同時(shí)融合了詳細(xì)的仿真和物理設(shè)計(jì)方案。這使設(shè)計(jì)隊(duì)伍能夠在設(shè)計(jì)數(shù)據(jù)改變時(shí)監(jiān)控并標(biāo)記有關(guān)問題。
通過實(shí)時(shí)把新的頂級設(shè)計(jì)要求引入到設(shè)計(jì)模塊級，并確定實(shí)際模塊級設(shè)計(jì)新的頂級要求，混合級方法還支持快速設(shè)計(jì)過程。
中間會(huì)師式方法
定制方法采用中間會(huì)師式(meet-in-the-middle)的方案作為最可行的方法來實(shí)現(xiàn)復(fù)雜設(shè)計(jì)的可預(yù)測性。這種方法把自頂向下設(shè)計(jì)的快速能力與自底向上設(shè)計(jì)的硅精度結(jié)合在一起。在相互融合后，大部分設(shè)計(jì)就不能描述為自底向上或自頂向下，而是兩者兼而有之。
如圖1所示，多個(gè)抽象級用于表現(xiàn)設(shè)計(jì)每個(gè)部分的發(fā)展。在仿真中，最初采用行為模型，隨著設(shè)計(jì)的進(jìn)展，其逐漸變得更為詳細(xì)，最后，從后版圖分析引入測量和數(shù)據(jù)。在物理設(shè)計(jì)中，隨著設(shè)計(jì)信息的增加而更新最初的尺寸評估和設(shè)計(jì)塊抽象，從而向頂級的最終、實(shí)際布線發(fā)展。設(shè)計(jì)人員大部分時(shí)間都是在中間工作，某些設(shè)計(jì)部分處于快速、自頂向下的階段，而某些部分采用自底向上工藝提供更多設(shè)計(jì)數(shù)據(jù)與芯片準(zhǔn)確性信息。
抽象級是中間會(huì)師式方法的基礎(chǔ)。仿真抽象范圍包括頂級的純粹行為、芯片準(zhǔn)確的校準(zhǔn)后模型、工藝的結(jié)束。物理抽象范圍從早期評估到最終布線和抽取。這種方法具有整套預(yù)定義的抽象級別，它們在整個(gè)設(shè)計(jì)過程中不斷更新，而且支持混合級能力。
中間會(huì)師式方法需要在最初把芯片的要求轉(zhuǎn)換成規(guī)格，并且采用系統(tǒng)級模型、測試臺(tái)和測量。測試臺(tái)可以從特定IC規(guī)范(如：802.11a)獲得，并最終引入到規(guī)范化的環(huán)境中。規(guī)范化的環(huán)境根據(jù)設(shè)計(jì)的原始要求驅(qū)動(dòng)芯片級和模塊級測試。
高級定制設(shè)計(jì)方法
高級定制方法中的芯片準(zhǔn)確性
在圖2中，每個(gè)方框都代表芯片的一個(gè)塊，其中包含模塊及模塊I/O要求。從全芯片級來看，目標(biāo)仿真系統(tǒng)必須支持從定制到數(shù)字的全面混合信號(hào)能力。
每個(gè)設(shè)計(jì)域都需要隨著設(shè)計(jì)過程的推進(jìn)產(chǎn)生相關(guān)資料的能力。每個(gè)模塊的設(shè)計(jì)相關(guān)資料(網(wǎng)表、模型、仿真配置等)還必須能夠100％兼容，以確保順利集成。
如果設(shè)計(jì)人員為了支持集成需要做其它多余的工作，那么就不可能按時(shí)、按預(yù)算完成集成。
硅精度系統(tǒng)提高
高級方法的關(guān)鍵是從不忘記以前學(xué)習(xí)到的任何東西。隨著設(shè)計(jì)的進(jìn)展，必須快速編碼硅精度系統(tǒng)，并立即投入使用。
這種能力貫穿設(shè)計(jì)過程的各個(gè)方面。在設(shè)計(jì)的底層，應(yīng)該快速解決裝配過程的連續(xù)更新，因?yàn)樗鼤?huì)影響器件及其構(gòu)建的所有對象?？梢詫?shí)現(xiàn)敏感部件的準(zhǔn)確性，并把相關(guān)知識(shí)應(yīng)用到衍生部件和設(shè)計(jì)中更大的元件。
這些準(zhǔn)確性的提高需要一種在設(shè)計(jì)中快速推廣任何變動(dòng)的機(jī)制。
工藝設(shè)計(jì)包和器件模型
工藝設(shè)計(jì)包(PDK)把技術(shù)與工藝數(shù)據(jù)輸入到設(shè)計(jì)過程，而且必須被驗(yàn)證，以支持高級的設(shè)計(jì)方法。在設(shè)計(jì)開始之前就進(jìn)行最佳定位，設(shè)計(jì)隊(duì)伍必須全面分析和驗(yàn)證PDK，以確保它可以支持設(shè)計(jì)工藝。在進(jìn)行最后芯片集成前必須確定風(fēng)險(xiǎn)區(qū)。
此過程的最終交付物是支持設(shè)計(jì)過程每個(gè)步驟的硅精度PDK。設(shè)計(jì)工程師應(yīng)該留下必要的設(shè)計(jì)容余以便成功，并避免過多的設(shè)計(jì)。
PDK在設(shè)計(jì)過程中還需要更新。在工藝技術(shù)需要更好的模型來解決其他問題時(shí)，這種要求更為突出。
隨設(shè)計(jì)采集設(shè)計(jì)過程
高級定制方法必須解決新設(shè)計(jì)中與IP設(shè)計(jì)、利用及重用相關(guān)的問題。如上討論，此過程的主要方面涉及設(shè)計(jì)相關(guān)材料的建立與管理，其不但記錄IP，而且記錄測試臺(tái)以及利用IP所需要的輔助設(shè)計(jì)信息。整體來看，這種要求意味著必須隨設(shè)計(jì)自身一起采集設(shè)計(jì)過程。
除非采集了此類信息，否則會(huì)限制設(shè)計(jì)在將來的重用(無論是大型設(shè)計(jì)中的IP還是作為衍生設(shè)計(jì)的基礎(chǔ))。因?yàn)樵O(shè)計(jì)隊(duì)伍在盡力重新創(chuàng)建信息時(shí)會(huì)面臨嚴(yán)重的時(shí)間問題，若不具備這些信息，會(huì)遇到其他問題。
設(shè)計(jì)中自動(dòng)化的應(yīng)用
設(shè)計(jì)隊(duì)伍的大部分工作都可以自動(dòng)進(jìn)行，前提是已經(jīng)采集了自動(dòng)化的步驟，而且可以重演這些步驟。這非常重要，因?yàn)樵谠O(shè)計(jì)過程中會(huì)隨時(shí)出現(xiàn)工程變更(ECO)，而且可能需要重新工作、重新驗(yàn)證。記憶、修改和重復(fù)主要工藝步驟的能力可以為設(shè)計(jì)組帶來極大的時(shí)間優(yōu)勢。
連續(xù)設(shè)計(jì)驗(yàn)證
利用在PDK中采集的芯片物理效應(yīng)以及用于采集設(shè)計(jì)過程的機(jī)制，設(shè)計(jì)組現(xiàn)在可以連續(xù)對設(shè)計(jì)進(jìn)行驗(yàn)證。這就使設(shè)計(jì)組能夠控制問題，并獲得早期糾正所需要的對問題的了解。另外，它還可以防止這些問題波及整個(gè)設(shè)計(jì)過程。
例如，在集成和初期芯片組裝后，如果在某個(gè)關(guān)鍵部件中發(fā)現(xiàn)了問題，設(shè)計(jì)組可能就需要處理整個(gè)設(shè)計(jì)。如果在問題組件與其相鄰組件集成時(shí)發(fā)現(xiàn)并解決該問題，就不用擔(dān)心其修改會(huì)造成剩余設(shè)計(jì)部分的重新驗(yàn)證。

定制設(shè)計(jì)平臺(tái)要求
為了解決效益性、復(fù)雜性與物理效應(yīng)問題，定制平臺(tái)必須以最高性能提供芯片的硅精度。所提供的芯片準(zhǔn)確性在芯片測量方面必須具有堅(jiān)實(shí)的基礎(chǔ)，而且必須解決設(shè)計(jì)過程的物理效應(yīng)。平臺(tái)的性能必須盡可能的快，而且應(yīng)該使設(shè)計(jì)組能夠權(quán)衡速度與準(zhǔn)確性。圖3為Cadence Virtuoso定制設(shè)計(jì)平臺(tái)。
先進(jìn)的硅模型
硅精度是依賴可預(yù)測的設(shè)計(jì)余量內(nèi)的仿真結(jié)果而預(yù)測的，而且由芯片結(jié)果對方法進(jìn)行驗(yàn)證。因此，模型需要構(gòu)成平臺(tái)的組成部分，其底層的仿真器和模型技術(shù)緊密結(jié)合，以確保最準(zhǔn)確的仿真結(jié)果。在設(shè)計(jì)組對PDK進(jìn)行定制添加時(shí)也需要器件模型，以確保模型在這些添加上的一致性。
高級硅模型包括三個(gè)方面。第一個(gè)方面是提供連續(xù)更新的芯片準(zhǔn)確的信息，以及在需要時(shí)快速確定并響應(yīng)變更的能力。第二個(gè)方面是能夠擁有所有工具，而且在適當(dāng)?shù)臅r(shí)候，對模型數(shù)據(jù)進(jìn)行計(jì)算時(shí)使用相同的方程式。這種功能可確保設(shè)計(jì)隊(duì)伍能夠把精力集中于設(shè)計(jì)本身，而不是浪費(fèi)到設(shè)計(jì)工具、對芯片數(shù)據(jù)的闡釋以及針對芯片的校準(zhǔn)等。第三個(gè)方面是記憶所學(xué)習(xí)的知識(shí)并在需要時(shí)運(yùn)用這些知識(shí)的能力。在具備此能力情況下，定制平臺(tái)必須允許設(shè)計(jì)人員采集完整的解決方案(如：測試臺(tái)和測量)并在設(shè)計(jì)流程的各個(gè)部分使用它。
規(guī)范化的設(shè)計(jì)環(huán)境
定制平臺(tái)必須提供規(guī)范化的環(huán)境，其把設(shè)計(jì)和規(guī)范一起編碼，從而連續(xù)的驗(yàn)證可以在問題影響到芯片之前迅速警告設(shè)計(jì)組未解決的問題(如軟件中的spinning與芯片中的spinning不同)。
為了管理大量設(shè)計(jì)相關(guān)材料并滿足隨設(shè)計(jì)采集設(shè)計(jì)過程的需求，需要一種規(guī)范化的設(shè)計(jì)環(huán)境。這可以實(shí)現(xiàn)輕松的連續(xù)收斂，從而支持硅精度的特征化以及仿真策略快速、優(yōu)化的執(zhí)行。
多模仿真
此方法要求同時(shí)擴(kuò)展到多個(gè)設(shè)計(jì)領(lǐng)域(模擬、RF、定制數(shù)字、數(shù)字標(biāo)準(zhǔn)單元)的全面仿真功能，并支持混合級功能和中間會(huì)師式的方法。定制設(shè)計(jì)平臺(tái)必須提供準(zhǔn)確表現(xiàn)從芯片工藝到系統(tǒng)頂層行為模型的每個(gè)設(shè)計(jì)部分的高級仿真功能。
這種功能的關(guān)鍵是在整個(gè)設(shè)計(jì)流程提供芯片準(zhǔn)確的信息。從行為模型、HDL、主要晶體管級到最高準(zhǔn)確性的電路仿真，所有工具都必須能夠利用最新的芯片準(zhǔn)確性信息。仿真引擎還必須適當(dāng)利用通用語法、模型和方程式消除結(jié)果之間的差異。
仿真必須深度擴(kuò)展，以便在最低抽象級支持硅精度以及為快速執(zhí)行而實(shí)現(xiàn)高級描述。
加速版圖
由于設(shè)計(jì)規(guī)模增加，定制平臺(tái)必須為加速版圖提供相關(guān)機(jī)制。版圖工具必須在各方面速度都盡可能地快。以便保持系統(tǒng)互動(dòng)。另外還要求自頂向下的平面布局，這有助于設(shè)計(jì)隊(duì)伍快速確保并修復(fù)塊布置和后續(xù)互連中的問題。
隨著設(shè)計(jì)日益復(fù)雜化，約束驅(qū)動(dòng)、連接驅(qū)動(dòng)以及面向設(shè)計(jì)原則的布線等概念已經(jīng)成為強(qiáng)制性要求。這種功能允許多個(gè)設(shè)計(jì)人員編碼并遵循設(shè)計(jì)約束，確保正確的連接并自動(dòng)防止設(shè)計(jì)原則錯(cuò)誤。
自動(dòng)化是另一個(gè)主要要求。設(shè)計(jì)人員必須獲得從單層布線到器件自動(dòng)化、乃至平面布局等各個(gè)方面的工具。
另外，定制平臺(tái)必須為通常要求幾百小時(shí)手動(dòng)工作的大型、復(fù)雜單元提供版圖綜合功能。
詳細(xì)的芯片分析
隨著設(shè)計(jì)趨向完工，則全芯片級需要的芯片分析級也會(huì)隨之提高。定制平臺(tái)必須為模擬和混合信號(hào)設(shè)計(jì)中的電源、信號(hào)完整性、電遷移(EM)、IR降以及襯底噪聲提供詳細(xì)、準(zhǔn)確的分析功能。分析中還包括診斷和控制凹陷、侵蝕等制作問題的能力。
這些分析依賴從PDK和仿真結(jié)果獲得的數(shù)據(jù)，以找出通常通過傳統(tǒng)仿真不能發(fā)現(xiàn)的潛在問題。只有通過支持快速、硅精度過程中全設(shè)計(jì)連續(xù)發(fā)展的寄生敏感型方法，才能實(shí)現(xiàn)可預(yù)測性。
在相互結(jié)合下，這些功能使定制平臺(tái)能夠在生產(chǎn)過程之前診斷并糾正有關(guān)問題。
全芯片集成與混合信號(hào)芯片完工
在某些方面，所有設(shè)計(jì)部件必須具備最終芯片的各個(gè)方面。定制平臺(tái)必須提供引入大型設(shè)計(jì)元件、平面布置與頂層布線、以及在整個(gè)芯片上執(zhí)行最終分析的功能。平臺(tái)必須支持集成設(shè)計(jì)的大型物理部分，為實(shí)現(xiàn)快速、硅精度的芯片分析提供基礎(chǔ)。
芯片集成功能使設(shè)計(jì)隊(duì)伍能夠從各個(gè)設(shè)計(jì)域引入連續(xù)、完整的設(shè)計(jì)部分。這種能力還支持設(shè)計(jì)相關(guān)材料，從而實(shí)現(xiàn)平滑的集成。
通用數(shù)據(jù)中心
設(shè)計(jì)數(shù)據(jù)在多個(gè)設(shè)計(jì)域的無縫集成是ACD方法的核心。因此，需要一個(gè)通用數(shù)據(jù)中心，以實(shí)現(xiàn)數(shù)據(jù)跨多個(gè)設(shè)計(jì)任務(wù)和完全不同設(shè)計(jì)過程的移動(dòng)。例如，數(shù)字標(biāo)準(zhǔn)單元的設(shè)計(jì)并未直接包含在ACD方法中，但是，來自數(shù)字標(biāo)準(zhǔn)單元設(shè)計(jì)的數(shù)據(jù)必須輕松進(jìn)入平臺(tái)，以實(shí)現(xiàn)快速的設(shè)計(jì)過程并保持硅精度的信息。執(zhí)行時(shí)間與容量也是數(shù)據(jù)中心的關(guān)鍵部分，因?yàn)橥ǔＰ枰谠O(shè)計(jì)過程中的不同時(shí)間操作大型數(shù)據(jù)庫。
通用數(shù)據(jù)中心必須擴(kuò)展到前端和后端工具基礎(chǔ)設(shè)施，尤其是在IR降、EM、襯底噪聲分析以及RC提取等任務(wù)中，它們都要求前端與后端數(shù)據(jù)的詳細(xì)合并。通用數(shù)據(jù)中心還要滿足其他設(shè)計(jì)項(xiàng)目之間以及IP供應(yīng)商之間的IP共享需求。
利用所有單個(gè)工具統(tǒng)一的數(shù)據(jù)庫，這些工具可以內(nèi)部共享設(shè)計(jì)數(shù)據(jù)，同時(shí)獲得現(xiàn)代數(shù)據(jù)庫結(jié)構(gòu)的速度優(yōu)勢。

結(jié)語
滿足當(dāng)今設(shè)計(jì)不斷增長的新方法，催生了對新設(shè)計(jì)平臺(tái)的需求。在設(shè)計(jì)工程師面對效益性、復(fù)雜性與物理效應(yīng)的挑戰(zhàn)時(shí)，定制平臺(tái)為開發(fā)設(shè)計(jì)提供了快速、硅精度的基礎(chǔ)。