您的位置：電子發(fā)燒友網(wǎng) > 電子技術應用 > 嵌入式技術 > FPGA/ASIC技術 >
PLD設計速成（3）-采用VHDL設計輸入三人表決器(3)
2012年05月18日 16:37 來源：本站整理 作者：秩名 我要評論(0)
3.3輸入設計文件
在文本窗口中輸入以下VHDL源程序：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
--*********************************************
ENTITY majority_voter IS
PORT(SW : IN std_logic_vector(3 DOWNTO 1);
L : OUT std_logic_vector(2 DOWNTO 1));
--L2 is a yellow LED AND L1 is a RED LED
END majority_voter;
--*********************************************
ARCHITECTURE concurrent OF majority_voter IS
BEGIN
WITH SW SELECT
L <= "10" WHEN "011",
"10" WHEN "101",
"10" WHEN "110",
"10" WHEN "111",
"01" WHEN OTHERS;
END concurrent;
--*********************************************
如下圖
本文導航
- 第 1 頁：PLD設計速成（3）-采用VHDL設計輸入三人表決器(1)
- 第 2 頁：新建VHDL文檔
- 第 3 頁：輸入設計文件
- 第 4 頁：保存文件
