今天推出的 All Programmable 產(chǎn)品采用了各種形式的可編程技術(shù)，包括可編程硬件和軟件、數(shù)字信號(hào)和模擬混合信號(hào)（AMS）、單晶片和多片 3D IC 方案（圖 1）。有了這些全新的 All Programmable 器件，設(shè)計(jì)團(tuán)隊(duì)就能進(jìn)一步提升可編程系統(tǒng)的集成度，提高整體系統(tǒng)性能，降低 BOM 成本，并以更快的速度向市場(chǎng)推出更具創(chuàng)新性的智能產(chǎn)品。

　
　圖 1：賽靈思超越邏輯范疇在 28nm 節(jié)點(diǎn)上對(duì)“可編程性”進(jìn)行擴(kuò)展，推出了一系列 All Programmable 器件

　　2008 年，賽靈思在新任 CEO Moshe Gavrielov 的領(lǐng)導(dǎo)下開始對(duì)產(chǎn)品系列實(shí)施轉(zhuǎn)型。賽靈思啟動(dòng)了一套全面戰(zhàn)略，用以擴(kuò)展技術(shù)組合，擴(kuò)大市場(chǎng)范圍，并引入了最先進(jìn)的 28nm 節(jié)點(diǎn)技術(shù)。其中，賽靈思實(shí)驗(yàn)室和產(chǎn)品設(shè)計(jì)團(tuán)隊(duì)經(jīng)過多年原型設(shè)計(jì)和評(píng)估而開發(fā)出的兩種全新器件也即將投入量產(chǎn)。公司還同臺(tái)積電合作推出了全新的 28nm 芯片工藝。這種被稱為 HPL（含義是高性能、低功耗）的新工藝實(shí)際是為 FPGA 量身打造，具有最佳的高性能和低功耗特性。賽靈思認(rèn)識(shí)到功耗是客戶的首要關(guān)注點(diǎn)，因此整個(gè) All Programmable 產(chǎn)品線都采用這種先進(jìn)的工藝制造。賽靈思還組建了一只頂級(jí)的 EDA 設(shè)計(jì)團(tuán)隊(duì)來開發(fā)全新的現(xiàn)代化設(shè)計(jì)套件，其目標(biāo)不僅是為了提高客戶在使用 5 個(gè) 28nm 器件系列時(shí)的工作效率，還有一個(gè)目的是為了滿足今后 10年內(nèi) All Programmable 器件的可擴(kuò)展性要求。
Zynq-7000 All Programmable SoC#e#

　　ZYNQ-7000 ALL PROGRAMMABLE SOC

　　Zynq-7000 All Programmable SoC（片上系統(tǒng)）是首批推出的新型產(chǎn)品，它獲得了《EE Times》雜志評(píng)選的年度創(chuàng)新大獎(jiǎng)，是一款改變業(yè)界格局的重要產(chǎn)品。All Programmable SoC 整合了 3 種適用于大規(guī)模定制化的可編程功能，分別是硬件、軟件和 I/O 可編程性。賽靈思已經(jīng)推出了數(shù)代采用片上軟核與硬核處理器的 FPGA 產(chǎn)品，在此基礎(chǔ)之上并結(jié)合多年來廣泛收集的客戶反饋，最終形成了 Zynq-7000 All Programmable SoC 產(chǎn)品理念。

　　從上世紀(jì) 90 年代末開始，賽靈思和競(jìng)爭(zhēng)對(duì)手都推出了軟處理器內(nèi)核，客戶可將這種內(nèi)核綜合到 FPGA 邏輯結(jié)構(gòu)中。這樣，設(shè)計(jì)團(tuán)隊(duì)就能在統(tǒng)一的架構(gòu)中將處理與邏輯功能緊密整合，從而進(jìn)一步降低 BOM 成本。在實(shí)踐中，許多軟處理器都被用于嵌入式狀態(tài)機(jī)，而不是運(yùn)行在更為復(fù)雜的操作系統(tǒng)和軟件堆棧系統(tǒng)中。2005 年左右，新的半導(dǎo)體工藝使得 FPGA 廠商能夠推出更高容量的器件，于是廠商開始將硬處理器內(nèi)核與 FPGA 邏輯配合使用，從而顯著改善了 FPGA 的處理性能。例如，賽靈思先后推出的 Virtex?-4 FX 和 Virtex-5 FX 系列都在 FPGA 邏輯中嵌入了 PowerPC? CPU 內(nèi)核。

　　Virtex FX 系列相對(duì)于軟實(shí)現(xiàn)方案大幅提高了處理器性能，設(shè)計(jì)團(tuán)隊(duì)要先對(duì) FPGA 邏輯進(jìn)行編程才能對(duì)處理器編程。一旦 FPGA 邏輯進(jìn)行了編程，設(shè)計(jì)團(tuán)隊(duì)就需要?jiǎng)?chuàng)建自己的外設(shè)、存儲(chǔ)器子系統(tǒng)并最終創(chuàng)建“嵌入式系統(tǒng)”和相關(guān)的進(jìn)出邏輯的管道。熟悉 FPGA 設(shè)計(jì)的專家設(shè)計(jì)團(tuán)隊(duì)當(dāng)然希望實(shí)現(xiàn)處理器性能的提升，不過這種架構(gòu)相對(duì)于更受歡迎的傳統(tǒng)嵌入式系統(tǒng)設(shè)計(jì)方法而言更復(fù)雜。在此經(jīng)驗(yàn)基礎(chǔ)上，賽靈思于 2008 年開始進(jìn)行 Zynq-7000 All Programmable

　　SoC 的架構(gòu)設(shè)計(jì)，同樣重要的是，公司還開始設(shè)計(jì)相關(guān)的生態(tài)系統(tǒng)，包括固件和軟件開發(fā)工具以及基礎(chǔ)設(shè)施，從而協(xié)助器件的編程工作。

　　對(duì) Zynq-7000 All Programmable SoC 而言， 賽靈思選擇了非常受歡迎而且得到很好支持的 1-GHz ARM? A9 雙核處理器系統(tǒng)，并協(xié)同 ARM 創(chuàng)建 AXI4 接口標(biāo)準(zhǔn)，在架構(gòu)的邏輯部分實(shí)現(xiàn)第三方、賽靈思和客戶開發(fā)的內(nèi)核的即插即用。此外，賽靈思還對(duì) Zynq 系列進(jìn)行架構(gòu)設(shè)計(jì)，使其能夠從處理器直接啟動(dòng)，這樣系統(tǒng)設(shè)計(jì)人員就能以熟悉的方式開展工作，幫助設(shè)計(jì)團(tuán)隊(duì)盡快啟動(dòng)軟件開發(fā)工作，從而加快產(chǎn)品上市進(jìn)程。由于處理器首先啟動(dòng)，所以軟件設(shè)計(jì)人員即便不熟悉 FPGA 邏輯或硬件設(shè)計(jì)也能開始使用器件，或許還能擴(kuò)展編程范圍。賽靈思還為 Zynq-7000 提供了豐富的外設(shè)IP核以及可編程的高速I/O，不僅能為客戶帶來 FPGA 和處理器，而且能實(shí)現(xiàn)真正的 All Programmable SoC。

　　賽靈思于 2010 年推出該架構(gòu)，有力推動(dòng)了客戶和生態(tài)系統(tǒng)合作伙伴的產(chǎn)品開發(fā)工作。公司于2011 年冬天向客戶推出首款 All Programmable SoC。某家公司作為最早獲得該產(chǎn)品的客戶之一一年多以來一直在用 Zynq 仿真平臺(tái)進(jìn)行設(shè)計(jì)方案的定義和開發(fā)，收到芯片之后幾個(gè)小時(shí)之內(nèi)就讓設(shè)計(jì)方案成功運(yùn)行。今天，Zynq 的需求跟其它賽靈思 FPGA 系列一樣高，大多數(shù)應(yīng)用都集成了不同 CPU、DSP、FPGA 和 AMS 組件中使用的系統(tǒng)功能。截至 2012 年 9 月，已有一家公司宣布了推出競(jìng)爭(zhēng)性器件的計(jì)劃，但還沒有宣布交付芯片，而且也沒有成規(guī)模的生態(tài)系統(tǒng)為其提供足夠的支持。

　　ALL PROGRAMMABLE 3D ICs

　　賽靈思率先在 28 nm 工藝節(jié)點(diǎn)上推出的另一類全新器件就是所謂的“All Programmable 3D IC”。早在 2004 年，賽靈思實(shí)驗(yàn)室就開始探索多芯片在統(tǒng)一 IP 配置中的堆棧，并最終推出了原型設(shè)計(jì)，以突破摩爾定律的限制，開創(chuàng)可編程系統(tǒng)集成的全新高度。賽靈思的科學(xué)家創(chuàng)建了各種 3D IC 架構(gòu)的測(cè)試芯片，探索堆棧芯片的各種方法，并通過 TSV 給芯片供電，支持芯片間通信。通過廣泛的原型設(shè)計(jì)，并致力于可靠的制造，該公司判定近期商業(yè)上可行的最實(shí)用架構(gòu)就是賽靈思的 SSI 技術(shù)。就此架構(gòu)而言，多芯片在無源硅中介層頂部并行放置，有助于多芯片之間的互聯(lián)和通訊。芯片通過編程可支持超過 10000 個(gè)互聯(lián)，而且每個(gè)芯片和 I/O 都具有可編程性，這樣賽靈思所推出的就不光是首款商業(yè) 3D IC，而是首款 All Programmable 3D IC 了。

　　2012 年初，賽靈思為客戶推出首款 3D IC。Virtex-7 2000T 器件并行協(xié)議棧 4 個(gè) FPGA 邏輯slice。該器件建立了一項(xiàng) 28nm 工藝節(jié)點(diǎn)上 IC 晶體管數(shù)量的新紀(jì)錄（超過 68 億個(gè)晶體管），也突破了 FPGA 邏輯容量的記錄，可提供 200 萬個(gè)邏輯單元（相當(dāng)于 2 千萬個(gè) ASIC 門）。該器件的尺寸相當(dāng)于同類競(jìng)爭(zhēng)器件最大型 FPGA 尺寸的兩倍，其邏輯容量比該工藝節(jié)點(diǎn)上通常預(yù)期的水平整整領(lǐng)先了一代。此外，該 SSI 技術(shù)架構(gòu)還幫助賽靈思提供的容量超越了摩爾定律設(shè)想未來新一代的產(chǎn)品水平。

　　Virtex-7 2000T 器件深受客戶歡迎，并廣泛應(yīng)用在包括 ASIC 原型設(shè)計(jì)、存儲(chǔ)和高性能計(jì)算系統(tǒng)在內(nèi)的各種設(shè)計(jì)應(yīng)用中。這些應(yīng)用都需要業(yè)界能夠提供的最高容量的可編程邏輯。不過，賽靈思還進(jìn)一步擴(kuò)展了其 3D IC 技術(shù)，能夠充分滿足通信市場(chǎng)中最高性能的應(yīng)用需求，整整領(lǐng)先同類競(jìng)爭(zhēng)解決方案一代的水平。

　　2012 年夏季，賽靈思推出了面向通信市場(chǎng)的三款異構(gòu) All Programmable 3D IC中的首款產(chǎn)品：Virtex-7 H580T。Virtex-7 2000T 是一款同質(zhì) 3D IC，其所有四個(gè)芯片/slice 都主要由 FPGA 邏輯構(gòu)成，而 Virtex-7 H580T 則是首款異構(gòu) 3D IC。

　　為了推出 Virtex-7 H580T，賽靈思在無源硅中介層上將專用的 28G 收發(fā)器芯片與兩個(gè) FPGA 芯片并行放置。這樣一來，賽靈思推出的器件就能提供 8 個(gè) 28-Gbps 收發(fā)器、48 個(gè) 13.1-Gbps收發(fā)器和 580k 邏輯單元。對(duì)于基于 CFP2 光學(xué)模塊的 2x100G 光學(xué)傳輸線路卡等應(yīng)用而言，Virtex-7 H580T 不僅可將材料清單成本銳減五分之一，還能相對(duì)于上一代實(shí)現(xiàn)方案而言顯著減少板級(jí)空間。

　　Virtex-7 H580T 只是賽靈思 28nm 系列中推出的首款異構(gòu) 3D 器件。Virtex-7 H870T 器件在同一芯片上集成了 2 個(gè)八通道收發(fā)器芯片以及 3 個(gè) FPGA 邏輯芯片，從而實(shí)現(xiàn)了在一個(gè)芯片上總共有 16 個(gè) 28-Gbps 收發(fā)器、72 個(gè) 13.1-Gbps 收發(fā)器和 876，160 個(gè)邏輯單元。Virtex-7 H870T 器件可全面支持新一代有線通信，也就是 400G 市場(chǎng)。此外，賽靈思的 3D IC 技術(shù)將幫助客戶在市場(chǎng)成型之初就能開始 400G 應(yīng)用的開發(fā)工作，并獲得顯著的市場(chǎng)優(yōu)勢(shì)，甚至有望比同類競(jìng)爭(zhēng)對(duì)手整整領(lǐng)先一代技術(shù)。

　　All Programmable 3D IC 是 All Programmable 器件又一個(gè)遙遙領(lǐng)先于同類競(jìng)爭(zhēng)解決方案的系列。雖然近期有一家公司宣布同臺(tái)積電代工廠合作生產(chǎn)了測(cè)試芯片，但該公司還沒有公開宣布面向客戶推出樣片或量產(chǎn)器件。

　　ALL PROGRAMMABLE FPGA

　　自賽靈思推出業(yè)界首款 FPGA（1985 年推出相當(dāng)于 1000 個(gè) ASIC 門的 XC2064）以來，F(xiàn)PGA 已經(jīng)取得了長(zhǎng)足的發(fā)展。最早的 FPGA 定位于門陣列和 ASIC 的替代品，主要用作“粘性邏輯”，協(xié)助兩個(gè)最初設(shè)計(jì)不相互通信的器件進(jìn)行對(duì)話，此外也能在設(shè)計(jì)最后時(shí)刻為大型 ASIC 補(bǔ)充此前缺失的功能。

　　時(shí)光快進(jìn)到當(dāng)下，顯然，現(xiàn)代 FPGA 產(chǎn)品已經(jīng)遠(yuǎn)遠(yuǎn)超越了門陣列的水平。今天的 All Programmable FPGA 不僅包含數(shù)百萬個(gè)可編程邏輯門，還嵌入了存儲(chǔ)器控制器、高速 I/O 以及模擬 / 混合信號(hào)電路系統(tǒng)。就過去的 FPGA 而言，設(shè)計(jì)團(tuán)隊(duì)能用它解決系統(tǒng)中的問題，或者把系統(tǒng)元素“粘合”在一起。而就今天的 All Programmable FPGA 而言，能夠幫助客戶創(chuàng)建高性能數(shù)據(jù)包處理、波形處理、圖象 / 視頻處理或高性能計(jì)算功能，而且能在系統(tǒng)中進(jìn)行動(dòng)態(tài)重編程，也能在產(chǎn)品部署后進(jìn)行升級(jí)。

　　賽靈思在 All Programmable SoC 和 3D IC 市場(chǎng)中還沒有遇到過競(jìng)爭(zhēng)對(duì)手，要是能在傳統(tǒng)的FPGA 市場(chǎng)中領(lǐng)先競(jìng)爭(zhēng)對(duì)手整整一代的水平當(dāng)然也是一個(gè)巨大的成就。為了實(shí)現(xiàn)這個(gè)目標(biāo)，賽靈思制定了一個(gè)明確的戰(zhàn)略，首先推出 28nm 的 FPGA 芯片，通過擴(kuò)展組合涵蓋低端、中端乃至高端產(chǎn)品的各種不同要求。賽靈思還制定了區(qū)分所有 28nm 工藝芯片特色化的目標(biāo)，一是在系統(tǒng)性能和集成度方面領(lǐng)先對(duì)手一代的水平，二是功耗降低再領(lǐng)先一代的水平，三是串行解串器大躍進(jìn)實(shí)現(xiàn)最低抖動(dòng)和無與倫比的通道均衡，四是新一代工具套件為未來的需求提供高效率、結(jié)果質(zhì)量（QoR）和可擴(kuò)展性優(yōu)勢(shì)。

　　事實(shí)上，賽靈思已經(jīng)實(shí)現(xiàn)了上述所有目標(biāo)，于 2011 年 3 月推出了首款 28nm 系列產(chǎn)品Kintex ? -7 K325T（同時(shí)也是首款中端產(chǎn)品）。賽靈思實(shí)際上是整個(gè)半導(dǎo)體產(chǎn)業(yè)中首個(gè)推出 28nm 芯片的企業(yè)。賽靈思決定基于臺(tái)積電的 HPL 工藝實(shí)施全系列 28 nm All Programmable器件，而且為進(jìn)一步降低功耗采用關(guān)鍵的架構(gòu)創(chuàng)新，這使得公司目前為客戶提供的 All Programmable FPGA 產(chǎn)品對(duì)同類性能的競(jìng)爭(zhēng)產(chǎn)品而言能將功耗降低 35% 到 50%，在用電效率上領(lǐng)先了整整一代的水平（圖 2）。賽靈思的 28nm FPGA 還實(shí)現(xiàn)了無與倫比的高性能和高集成度（圖 3）。系統(tǒng)性能和集成度（包括 BRAM、DSP、存儲(chǔ)器接口、收發(fā)器和邏輯元件的集成）都超越競(jìng)爭(zhēng)對(duì)手 1.2 倍到 2 倍，平均優(yōu)勢(shì)達(dá) 1.5 倍，也相當(dāng)于領(lǐng)先整整一代的水平。

　　
圖 2：客戶設(shè)計(jì)顯示相同性能水平下的功耗平均比競(jìng)爭(zhēng)對(duì)手降低 35%

　　
圖 3：賽靈思的 28nm FPGA 相對(duì)于競(jìng)爭(zhēng)對(duì)手而言在性能和集成度方面領(lǐng)先了整整一代的水平。公司已經(jīng)根據(jù)規(guī)范推出了 All Programmable 器件，F(xiàn)PGA 量產(chǎn)器件還沒有勘誤表。

　　此外，賽靈思的 All Programmable FPGA 還可提供競(jìng)爭(zhēng)對(duì)手所沒有的特性。舉例來說，所有賽靈思的 28nm FPGA 都包含靈活混合信號(hào)模塊，通過支持在 FPGA 中實(shí)現(xiàn)的模擬系統(tǒng)功能（而不是采用外部分離式的模擬器件）進(jìn)一步降低材料清單成本。

　　采用 VIVADO 提高工作效率

　　為了提高設(shè)計(jì)人員采用 28 nm 及其更高 All Programmable 器件的工作效率，賽靈思還全新開發(fā)了新一代設(shè)計(jì)環(huán)境和工具套件 Vivado ?（圖 4）。開發(fā)工作耗時(shí) 4 個(gè)日歷年以上，凝聚 500 人多年的努力。沒有這款設(shè)計(jì)套件，設(shè)計(jì)團(tuán)隊(duì)就不能有效地發(fā)揮賽靈思 3D IC 的潛力。對(duì) FPGA 和 SoC 而言，Vivado Design Suite 將設(shè)計(jì)質(zhì)量結(jié)果提升了三個(gè)速度等級(jí)，將動(dòng)態(tài)功耗降低了高達(dá) 50%，可路由性和資源利用率提升了 20% 以上，集成和實(shí)現(xiàn)速度翻了兩番之多。

　　
圖 4：賽靈思的 Vivado 為設(shè)計(jì)人員帶來一流的設(shè)計(jì)套件，大幅提升工作效率，顯著加速產(chǎn)品上市進(jìn)程。

　　Vivado 對(duì)支持新型 All Programmable 器件組合、實(shí)現(xiàn)可編程系統(tǒng)高度集成發(fā)揮著至關(guān)重要的作用。因此，我們關(guān)注的重點(diǎn)大大超越了加速實(shí)施流程和 QoR、利用尖端分析引擎和關(guān)閉自動(dòng)化。為了實(shí)現(xiàn)出色的集成度，Vivado 支持分層架構(gòu)、IP 核封裝和重用、自動(dòng)化 IP 核拼接以及高速驗(yàn)證。為了進(jìn)一步加快產(chǎn)品上市進(jìn)程，提高設(shè)計(jì)抽象化水平，Vivado 支持基于 C 設(shè)計(jì)和驗(yàn)證的流程，能通過高層次綜合和自動(dòng)化 AXI 接口生成來加速?gòu)?C 到 RTL IP 的創(chuàng)建和集成速度。這樣，Vivado 不僅加速了實(shí)現(xiàn)速度，也在設(shè)計(jì)前端加快了 C 到 RTL 的集成速度。

　　總結(jié)

　　賽靈思如今開發(fā)了各種形式的可編程技術(shù)，超越了可編程硬件而涵蓋軟件領(lǐng)域，超越了數(shù)字而涵蓋 AMS，超越單芯片而涵蓋多芯片 3D IC 實(shí)施方案。賽靈思將這些技術(shù)整合到 All Programmable FPGA、SoC 以及 3D IC 中，可幫助設(shè)計(jì)團(tuán)隊(duì)提高可編程系統(tǒng)集成度，改進(jìn)整體系統(tǒng)性能，降低材料清單成本，并加快向市場(chǎng)推出創(chuàng)新型產(chǎn)品的速度。賽靈思產(chǎn)品組合的變革轉(zhuǎn)型可追溯到 2008 年，部分創(chuàng)新技術(shù)則能進(jìn)一步上溯到 2006 年，其成果則是如今的產(chǎn)品組合技術(shù)已整整領(lǐng)先競(jìng)爭(zhēng)對(duì)手一代的水平，為客戶帶來增值。

　　放眼 20nm 工藝節(jié)點(diǎn)，賽靈思將推出更高級(jí)的 FPGA、第二代 SoC 以及 3D IC 產(chǎn)品，進(jìn)一步擴(kuò)大領(lǐng)先地位，同時(shí)還將推出 Vivado 設(shè)計(jì)系統(tǒng)，使賽靈思的技術(shù)水平始終領(lǐng)先一代之遙。賽靈思開始同客戶合作調(diào)節(jié)改進(jìn) SoC 和 3D IC 技術(shù)的舉措領(lǐng)先競(jìng)爭(zhēng)對(duì)手多年，重新定義了高速串行收發(fā)器等關(guān)鍵核心技術(shù)的開發(fā)和交付，改進(jìn)了設(shè)計(jì)方法和工具，擴(kuò)展了系統(tǒng)級(jí)生態(tài)系統(tǒng)和供應(yīng)鏈，并確保其質(zhì)量和可靠性。