電子發(fā)燒友App
Xilinx 20nm All Programmable UltraScale產(chǎn)品系列現(xiàn)已面世
Xilinx將業(yè)界最大容量器件翻番，達到創(chuàng)紀錄的440萬個邏輯單元
1. 賽靈思于2013年12月10日發(fā)布什么消息？
賽靈思今天宣布推出20nm All Programmable UltraScale?產(chǎn)品系列，并配套提供產(chǎn)品技術(shù)文檔和Vivado?設(shè)計套件支持。繼2013年11月首款20nm芯片發(fā)貨后，賽靈思繼續(xù)積極推動UltraScale器件系列發(fā)貨進程。該器件系列采用業(yè)界唯一的ASIC級可編程架構(gòu)以及Vivado ASIC增強型設(shè)計套件和UltraFast?設(shè)計方法，提供了可媲美ASIC級的性能優(yōu)勢。
此外，賽靈思還宣布了一項新紀錄，作為UltraScale產(chǎn)品系列之一，賽靈思此次推出的Virtex? VU440? UltraScale?器件，將業(yè)界最大容量器件的容量翻番，達到440萬個邏輯單元。Virtex VU440 UltraScale器件的推出， 讓賽靈思在器件密度方面的優(yōu)勢從28nm的2倍提升到20nm的4倍，容量超過了所有其他任何可編程器件。
2. 賽靈思實現(xiàn)的系統(tǒng)級性能和集成度提升1.5倍到2倍，領(lǐng)先整整一代。這具體是什么含義？
分析賽靈思采用20nm工藝推出的UltraScale器件的特性和功能，我們看到競爭對手需要發(fā)展到14nm工藝節(jié)點才能與賽靈思目前的水準持平。主要對比如下：
1. ASIC級UltraScale架構(gòu)能為賽靈思FPGA、3D IC和SoC帶來哪些優(yōu)勢？
該架構(gòu)在布線、類似ASIC時鐘分布、邏輯架構(gòu)以及針對關(guān)鍵路徑優(yōu)化的重要模塊級創(chuàng)新等方面具有明顯的優(yōu)勢。這些增強功能可以滿足客戶在海量數(shù)據(jù)流、I/O帶寬以及實時數(shù)據(jù)包、 DSP和圖像處理等方面更高性能設(shè)計的要求。UltraScale架構(gòu)創(chuàng)新技術(shù)與Vivado設(shè)計套件結(jié)合使用，可在不降低性能的前提下實現(xiàn)90%以上的器件利用率。
首批Kintex?和Virtex? UltraScale器件的推出將進一步擴展賽靈思的All Programmable產(chǎn)品系列。
2. UltraScale架構(gòu)如何應(yīng)對海量數(shù)據(jù)流挑戰(zhàn)？
新一代布線方案 - UltraScale新一代互連架構(gòu)與Vivado設(shè)計套件進行了協(xié)同優(yōu)化，在可編程邏輯布線方面取得了真正的突破。賽靈思將精力重點放在了解和滿足新一代應(yīng)用對于海量數(shù)據(jù)流、多Gb智能包處理、多Tb吞吐量以及低時延方面的要求。通過分析得出的結(jié)論，就是在這些數(shù)據(jù)速率下，互連問題已成為影響系統(tǒng)性能的頭號瓶頸。UltraScale布線架構(gòu)可大幅降低高性能高吞吐量設(shè)計的布線擁塞問題。結(jié)論顯而易見：只要設(shè)計合適，布局布線就沒有問題。
類似ASIC時鐘功能 - UltraScale架構(gòu)通過解決時鐘偏移、大量總線布局以及系統(tǒng)功耗管理等基礎(chǔ)問題，實現(xiàn)極高的新一代系統(tǒng)速率，有效應(yīng)對海量數(shù)據(jù)流挑戰(zhàn)。憑借UltraScale類似ASIC的多區(qū)域時鐘功能，設(shè)計人員可以將系統(tǒng)級時鐘放置在最佳位置（幾乎可以是芯片上的任何位置），使系統(tǒng)級時鐘偏移大幅降低達50%。較低的時鐘偏移可提高整體系統(tǒng)時序容限，支持更高系統(tǒng)頻率。
邏輯基礎(chǔ)設(shè)施增強 - UltraScale架構(gòu)提供增強型可配置邏輯塊（CLB），能最有效地利用可用資源，從而減少整體互聯(lián)或線長?，F(xiàn)有CLB結(jié)構(gòu)的所有區(qū)域都經(jīng)過分析，探索如何更有效地利用組件。增強功能均支持Vivado軟件工具在CLB上放置更多通常不相干的組件，從而打造出一款運行性能高、功耗盡可能低、具有高整體器件利用率的緊湊設(shè)計方案。
3. UltraScale產(chǎn)品系列中包含哪些器件？
賽靈思新型UltraScale產(chǎn)品系列的推出擴展了賽靈思市場領(lǐng)先的Kintex、Virtex FPGA和3D IC產(chǎn)品系列。
4. Kintex UltraScale系列有哪些主要特性/優(yōu)勢？
Kintex UltraScale系列產(chǎn)品的主要優(yōu)勢來自于UltraScale在架構(gòu)上的重要創(chuàng)新，包括：
o 類似ASIC時鐘功能，實現(xiàn)可擴展性、高性能和低動態(tài)功耗。
o 新一代布線技術(shù)支持快速時序收斂。
o 增強型邏輯基礎(chǔ)架構(gòu)最大化性能和器件的利用率。
其他系列特有的功能包括：
o 采用第二代3D IC技術(shù)，器件密度多達120萬個邏輯單元。
o 8.2 TeraMAC的DSP計算性能。
o 16.3 Gb/s的背板收發(fā)器，最低速度級為12.5Gb/s。
o 和支持DDR4的Kintex-7相比，存儲器帶寬增加2倍。
5. Virtex UltraScale系列有哪些主要特性/優(yōu)勢？
Virtex UltraScale系列產(chǎn)品的主要優(yōu)勢來自于UltraScale在架構(gòu)上的重要創(chuàng)新包括：
o 類似ASIC時鐘功能，實現(xiàn)可擴展性、高性能和低動態(tài)功耗。
o 新一代布線技術(shù)支持快速時序收斂。
o 增強型邏輯基礎(chǔ)架構(gòu)最大化性能和器件的利用率。
其他系列特有的功能包括：
o 多達440萬個邏輯單元、采用20nm工藝以及第二代3D IC技術(shù)。
o 33G 芯片至芯片收發(fā)器和芯片至光纖收發(fā)器，以及28G背板收發(fā)器。
o 集成式100G以太網(wǎng)MAC和150G Interlaken內(nèi)核。
o DDR4存儲器，實現(xiàn)最高系統(tǒng)帶寬。
6. 有沒有擴展UltraScale產(chǎn)品系列的計劃？
除了采用臺積電公司（TSMC）20nm SoC工藝技術(shù)構(gòu)建的Kintex和Virtex UltraScale器件之外，賽靈思還將推出采用臺積電16nm FinFET工藝技術(shù)的Virtex UltraScale All Programmable器件，進一步提升系統(tǒng)集成度和系統(tǒng)級單位功耗性能，以滿足高端FPGA需求。
7. 賽靈思的堆疊硅片互連技術(shù)帶給UltraScale 3D IC的附加優(yōu)勢是什么？
Virtex? UltraScale和Kintex? UltraScale系列產(chǎn)品中的連接功能資源數(shù)量以及第二代FPGA與3D IC架構(gòu)中的芯片間帶寬都實現(xiàn)了階梯式增長。布線與帶寬以及最新3D IC寬存儲器優(yōu)化接口容量的大幅增加能確保新一代應(yīng)用以極高的器件利用率實現(xiàn)目標性能。
8. UltraScale架構(gòu)的目標應(yīng)用是什么？
基于UltraScale架構(gòu)的FPGA將滿足新一代智能系統(tǒng) （Smarter System）各種新的高性能架構(gòu)要求，包括：
o 帶智能包處理和流量管理功能的400G OTN
o 帶智能波束形成功能的8X8混模LTE和WCDMA無線電
o 帶智能圖像增強與識別功能的4K2K和8K顯示屏
o 用于智能監(jiān)視與偵查（ISR）的最高性能系統(tǒng)
o 數(shù)據(jù)中心使用的高性能計算應(yīng)用
o 賽靈思網(wǎng)站china.xilinx.com 上列出的更多其它應(yīng)用
9. UltraScale器件對現(xiàn)有的賽靈思產(chǎn)品系列進行哪些補充和擴展？
7系列和Zynq-7000 All Programmable系列在系統(tǒng)性能、能效和成本效率方面都占據(jù)行業(yè)領(lǐng)先地位。對于很多應(yīng)用來說，賽靈思28nm產(chǎn)品在未來數(shù)年內(nèi)都將成為客戶的最佳解決方案。為了支持更快更智能網(wǎng)絡(luò)以及智能視覺和智能設(shè)備不斷增長的大趨勢， 將會涌現(xiàn)出一批需要海量數(shù)據(jù)流的應(yīng)用，而且其所要求的性能只有通過賽靈思UltraScale架構(gòu)才能實現(xiàn)。
10. 如何從Kintex UltraScale移植到Virtex UltraScale器件？
采用3種不同封裝的Kintex UltraScale可移植到Virtex UltraScale：B1517、A1760、D1924。
11. 通過與Vivado ASIC增強型設(shè)計套件協(xié)同優(yōu)化并采用近期推出的UltraFast設(shè)計方法有什么優(yōu)勢？
在引領(lǐng)28nm技術(shù)的四年中，賽靈思開發(fā)出了全新一代設(shè)計環(huán)境與工具套件，即Vivado設(shè)計套件。在20nm和16nm工藝技術(shù)方面，賽靈思繼續(xù)將FPGA、SoC和3D IC與新一代Vivado設(shè)計套件實現(xiàn)協(xié)同優(yōu)化。設(shè)計人員通過工具、器件和IP的同步構(gòu)建與優(yōu)化，可在挖掘芯片最大價值和性能的同時縮短設(shè)計與實現(xiàn)流程。
賽靈思不僅推出了設(shè)計工具，還包括設(shè)計方法。由于產(chǎn)品上市時間和成本很大程度上取決于開發(fā)人員如何運用工具解決新一代復雜性問題，因此賽靈思定義了一套All Programmable設(shè)計方法。該方法涵蓋最佳實踐以及一系列項目規(guī)劃、開發(fā)板布局和器件規(guī)劃的項目表，同時能應(yīng)對設(shè)計創(chuàng)建、實現(xiàn)和配置調(diào)試等諸多挑戰(zhàn)，從而幫助我們提高了設(shè)計生產(chǎn)力與效率，加速了產(chǎn)品上市進程，并提升了結(jié)果質(zhì)量（QoR）。
12. Virtex VU440 UltraScale器件何時開始供貨？
首批樣片將于2014年第四季度開始供貨。
工商網(wǎng)監(jiān)
評論