因為MicroZed是個低成本的開發(fā)套件，所以在板子上除了給PS（33.3333 MHz）、DDR、SPI FLASH、microSD卡接口和USB提供時鐘信號外，并沒有為PL部分提供單獨的晶振。為了讓PL部分正常工作，一種方法是使用接口板從外部輸入到PL的管腳上一個時鐘信號，另一種方法則是使用PS提供給PL的時鐘信號。

從ZYNQ的技術(shù)手冊里我們得知，PS部分可以提供給PL四路相對獨立的時鐘信號（它們之間不保證時序上的關(guān)系），因此我們的任務就是配置PS和PL，把這些時鐘信號利用起來。此時我們就可以充分利用Vivado提供的強大的集成開發(fā)功能，輕松實現(xiàn)PL“打包”PS的功能——這與通常我們看到的ZYNQ的概念有點不同：PS是主體，而PL做為一個邏輯膠合者被PS指揮；當然上電和初始化順序還是一樣的，必須先啟動配置完P(guān)S，才能初始化PL。

首先我們在Vivado開發(fā)環(huán)境中建立RTL工程，并編寫我們需要在PL中實現(xiàn)的功能代碼HDL文件，把它做為頂層文件。

然后我們調(diào)用PS的IP核，建立并配置一個PS。如果不清楚這個過程的網(wǎng)友，請參考，然后我們配置PS到PL的時鐘輸出，如圖1所示。

圖1 配置PS到PL的時鐘

然后我們在管腳上點擊創(chuàng)建端口，如圖2所示。

?

圖2 創(chuàng)建PS端口

點擊Run Automation，可以看到創(chuàng)建成功的PS和它的端口連線，如圖3所示。

?

圖3 PS端口與連線

然后在PS上點擊右鍵，進行基本的設(shè)計驗證，如圖4所示。

?

圖4 驗證設(shè)計

完成了PS的配置之后，我們在工程管理器里對生成有關(guān)PS的打包文件，這是一個HDL文件，如圖5所示。

?

圖5 生成HDL打包文件

接下來的事情就容易理解了：把PS及其端口、連線等一起生成的打包文件HDL文件，在我們開頭創(chuàng)建的頂層HDL文件里面進行例化。如果需要調(diào)用IP核的話，我們既可以在圖3之前的步驟里面直接用IP Integrator創(chuàng)建然后直接把PS的端口和IP自動關(guān)聯(lián)，然后生成HDL打包文件后在頂層文件里面一起例化，也可以直接在頂層文件里面進行IP核的例化，當然前一種方式更方便，因為圖形化的方式更直觀、快捷。

結(jié)合，可以看到PS部分已經(jīng)被我們的頂層文件正確調(diào)用了，查看此時的RTL如圖6所示。

?

圖6 PL中頂層文件的RTL

此時我們對比沒有PS的設(shè)計，可以看出實現(xiàn)后的結(jié)果的區(qū)別了，如圖7、圖8所示。

?

圖7 沒有PS的實現(xiàn)結(jié)果

?

圖8 例化了PS的實現(xiàn)結(jié)果

此外，需要補充的一點是，在我們的頂層文件里面對PS的打包文件進行例化的話，需要定義許多與PS有關(guān)的端口做為輸入、輸出或者雙向端口，這樣在設(shè)計文件中會產(chǎn)生上百個甚至更多的管腳。幸運的是，Vivado會自動為PS相關(guān)的端口分配管腳并設(shè)置電平標準，所以我們只需要對PL部分我們的程序分配管腳并設(shè)置電平標準就行了，如圖9所示。

?

圖9 自動分配的PS管腳

既然PL中也有時鐘信號了，那么在完成PS的初始化之后，就可以對PL中的信號進行在線調(diào)試了，請看后續(xù)博文。