每片DDR2存儲器的容量為1Gb，兩片DDR2芯片組合，得到總?cè)萘繛?Gb。單DDR2存儲器為16bit，兩片存儲器共用控制線和地址線，數(shù)據(jù)線并列，即組成了32位的2Gb存儲模組。
2020-08-21 15:09:00
5493 
在quartus2中創(chuàng)建了一個DDR2 控制器的ip核 ，但是在選擇 DDR型號的時候，找不到我要用的DDR芯片信號 怎么辦？選擇了一個DDR芯片將它的行列bits數(shù)改了之后 發(fā)現(xiàn) 內(nèi)存大小又不對 。求解答
2017-09-19 14:50:23
我在XPS中進行硬件設(shè)計時添加了DDR2 ip內(nèi)核，因為代碼很大而導(dǎo)致內(nèi)存錯誤。但在未來的計劃中，我遇到了布局錯誤。我已將ddr2包裝器的ucf文件復(fù)制粘貼到system.ucf文件中以消除一些錯誤
2020-06-18 10:36:34
從上表可以看出，在同等核心頻率下，DDR2的實際工作頻率是DDR的兩倍。這得益于DDR2內(nèi)存擁有兩倍于標準DDR內(nèi)存的4BIT預(yù)讀取能力。
2019-08-08 07:11:44
%(差分線)，W10S5。三、DDR2 控制線走線規(guī)則a) DDR2控制線定義MEM_CS#0、MEM_CS#1、MEM_CS#2、MEM_CS#3、MEM_CKE0，MEM_CKE1、MEM_CKE2
2015-02-03 14:13:44
本次設(shè)計中CPU的封裝為BGA844-SOC-Y，DDR2的封裝為FBGA84，DDR2的控制總線采用星形連接，使用的PCB軟件為AltiumDesigner10
2019-07-30 06:29:28
DDR2設(shè)計原理 DDR2 designBasic knowledge? Source Sync Bus Analysis? On-Die Terminations (ODT)? Slew Rate
2009-11-19 09:59:04
DDR4,DDR3,DDR2,DDR1及SDRAM有什么不同之處?
2021-03-12 06:22:08
本項目使用的是cycloneIII的芯片，利用IP核生成了一個DDR2的控制器，但是再分配引腳的時候產(chǎn)生了如下問題，如Error: The assigned location PIN U21
2012-06-19 10:26:30
求一DDR2接口設(shè)計代碼
2013-04-24 10:00:36
[size=14.3999996185303px]我有個ARM的板子，DDR2和NAND的數(shù)據(jù)線是復(fù)用的，這樣PCB走線的時候，除了原來DDR2高速信號走線阻抗和等長以外，還需要特別注意什么嗎。NAND的線長是不是不算入DDR2總的線長中。
2016-10-10 17:09:28
本帖最后由 芯航線跑堂 于 2016-12-19 00:25 編輯
AC6102 DDR2測試工程本文檔介紹AC6102上DDR2存儲器基于Verilog代碼的測試過程。AC6102上使用了2
2016-12-15 14:43:40
最近在做ddr2方面的東西，需要仿真ddr2，可是一直沒有頭緒。xx_example_top_tb仿真不知道是對是錯，網(wǎng)上說的外掛美光ddr2 模型的仿真方法，沒有具體講解。哪位大蝦能夠指點一二哇，不甚感激!
2016-06-29 15:50:28
本次發(fā)布 Gowin DDR2 Memory Interface IP 參考設(shè)計及 IP CoreGenerator 支持調(diào)用 Gowin DDR2 Memory Interface IP
2022-10-08 07:25:25
實現(xiàn)特權(quán)同學(xué)的例程 特權(quán)FPGA VIP視頻圖像開發(fā)套件例程詳解2——DDR2控制器讀寫測試 時，進行IP核配置時，進入下一步配置參數(shù)時，變成黑屏重裝軟件也不行
2018-01-24 08:23:17
實現(xiàn)特權(quán)同學(xué)的例程 特權(quán)FPGA VIP視頻圖像開發(fā)套件例程詳解2——DDR2控制器讀寫測試 時，進行IP核配置時，進入下一步配置參數(shù)時，變成黑屏重裝了軟件也不行，到這個頁面還是黑屏，軟件版本是13.0
2019-05-17 06:35:42
PL341內(nèi)存控制器是一款高性能、面積優(yōu)化的DDR2 SDRAM內(nèi)存控制器，兼容高級微控制器總線架構(gòu)(AMBA)AXI協(xié)議。
有關(guān)AXI協(xié)議的詳細說明，請參閱AMBA AXI協(xié)議規(guī)范。
本節(jié)總結(jié)了周期模型的功能與硬件的功能，以及周期模型的性能和準確性。
2023-08-12 06:01:49
我試圖在XC3S4000-4FG900中為MT8HTF12864HY-667存儲器生成兩個DDR2控制器。在MIG 3.0中創(chuàng)建設(shè)計時，我保留了引腳，以便控制器使用單獨的引腳。我更新了設(shè)計和引腳排列
2019-05-10 14:28:50
存儲器控制器用戶指南列出了數(shù)據(jù)，地址，控制和時鐘信號的長度匹配要求。給出的數(shù)字是否必須補償FPGA和DDR2封裝內(nèi)的鍵合線長度？如果是這樣，我在哪里可以找到這些長度？謝謝，TL以上來自于谷歌翻譯以下
2019-03-15 10:06:16
TMS320C6478外接 DDR2SDRAM，如果DDR2 停產(chǎn)了，TIC6478有應(yīng)對的辦法嗎？ 非常感謝！
2020-05-27 14:31:27
quartus ii 調(diào)用DDR2 IP核時無法生成 （ 已經(jīng)完成破解獲得ddr2的license）
2017-02-07 17:29:25
在DDR2 MIG的使用時，想把DDR2封裝成一個FIFO使用，但是有些問題不是太明白。在MIG的User Interface接口中，提供給控制器的數(shù)據(jù)是上升沿和下降沿的拼接，一個周期提供兩個數(shù)據(jù)到
2015-03-29 18:41:43
DDR2電路設(shè)計在高速大數(shù)據(jù)的應(yīng)用中，高速大容量緩存是必不可少的硬件。當前在FPGA系統(tǒng)中使用較為廣泛的高速大容量存儲器有經(jīng)典速度較低的單數(shù)據(jù)速率的SDRAM存儲器，以及速度較高的雙速率DDR
2016-12-30 20:05:09
本文和設(shè)計代碼由FPGA愛好者小梅哥編寫，未經(jīng)作者許可，本文僅允許網(wǎng)絡(luò)論壇復(fù)制轉(zhuǎn)載，且轉(zhuǎn)載時請標明原作者。Altera DDR2控制器使用IP的方式實現(xiàn)，一般很少自己寫控制器代碼。ddr
2020-02-25 18:33:00
嗨，我使用MIG 2.1構(gòu)建了兩個DDR2 SDRAM控制器來進行Ping Pong緩沖。該設(shè)備是virtex4FX60FF1152和ISEver是10.1。當它在設(shè)備上運行時，控制器
2020-06-02 16:58:51
、DDR2與DDR3內(nèi)存的特性區(qū)別: 1、邏輯Bank數(shù)量 DDR2 SDRAM中有4Bank和8Bank的設(shè)計，目的就是為了應(yīng)對未來大容量芯片的需求。而DDR3很可能將從2Gb容量起步，因此起始
2011-12-13 11:29:47
`例說FPGA連載19：DDR電路設(shè)計特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1c0nf6Qc FPGA通常有專用的接口支持諸如DDR2
2016-08-12 17:59:50
`例說FPGA連載41：DDR控制器集成與讀寫測試之DDR2 IP核接口描述特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1c0nf6Qc 如圖
2016-10-27 16:36:58
`例說FPGA連載43：DDR控制器集成與讀寫測試之DDR2引腳電平設(shè)置特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1c0nf6Qc DDR2的標準
2016-11-03 18:19:38
最近在設(shè)計一個需要連接DDR2 SDRAM的FPGA小系統(tǒng)，由于是第一次在使用SDRAM，在硬件連接時就遇到一個很糾結(jié)的問題——引腳的連接。看了幾種參考設(shè)計，發(fā)現(xiàn)有兩種說法：1、DDR2的數(shù)據(jù)（DQ
2017-09-25 17:51:50
以前的一個DDR2接口設(shè)計，在原板上運行正常，現(xiàn)在重做了一塊板子，換了一款FPGA芯片，重新編譯后，無法初始化DDR2。IP重新例化了，但是不知到怎么運行TCL文件，運行哪個文件？有高手給指點一下，或者有相關(guān)教程，或書籍推薦也可以。先謝謝啦！
2013-12-10 20:38:10
這是我自己寫ddr2控制器的寫操作，但為什么寫的地址不按順序?qū)?，有誰做過嗎？
2017-03-20 16:36:20
Cyclone III系列型號為EP3C16F484C6N的FPGA作為控制器，以Micron公司生產(chǎn)的型號為MT47H16M16BG-5E(16M×16bit)的DDR2 SDRAM為存儲器。用一個IP核完成
2011-05-03 11:31:09
信息，所以V5的一個bank理論上可以支持多個DDR2，并且也實現(xiàn)了連接多個的設(shè)置與調(diào)試，而在SP6中一個BANK連接了一個DDR2，連接是相對應(yīng)的引腳相連接，這個比較容易實現(xiàn)。而SP6中連接兩個或者
2015-03-16 20:21:26
基于Xilinx FPGA的DDR2 SDRAM存儲器接口
2012-08-20 18:55:15
嗨！我正在尋找Spartan-3A / 3ANFPGA入門KitBoard用戶指南（UG334）。具體來說第13章：DDR2 SDRAM和我不明白如何使用DDR2 SDRAM，因為例如這個內(nèi)存
2019-07-31 06:18:10
你好使用Xilinx的任何一個端口MIG DDR2 SDRAM控制器都是我遇到了問題我有vhdl頂級系統(tǒng)，其中我實例化ddr2控制器我的ddr2包裝器與testcase一起工作正常（由MIG提供
2019-08-19 10:47:06
嗨，我們從xilnx購買了ML555板。我們想驗證該板上的ddr2控制器。我們已經(jīng)加載了CD中提供的ddr2控制器的位圖文件。我們沒有觀察到為閱讀文件中提到的比較邏輯有效的數(shù)據(jù)提供的任何LED切換。如用戶指南中所述，正確生成時鐘。讓我們知道這種行為的原因。問候--sampath
2019-08-19 09:35:52
你好我正在使用atlys主板，我必須在spartan-6上實現(xiàn)ddr2（MT47H64M16-25E）接口，...通過使用MIG及其示例設(shè)計，在模擬中一切正常....通過注意ddr2接口，例如
2019-10-28 07:46:43
的工作時鐘頻率。然而，設(shè)計至DDR3的接口也變得更具挑戰(zhàn)性。在FPGA中實現(xiàn)高速、高效率的DDR3控制器是一項艱巨的任務(wù)。直到最近，只有少數(shù)高端（昂貴）的FPGA有支持與高速的DDR3存儲器可靠接口的塊
2019-08-09 07:42:01
嗨，我即將使用Virtex-4QV設(shè)備（XQR4VFX140）開始一個新項目。雖然我對使用DDR2 / DDR3 SDRAM的Xilinx MIG有一些經(jīng)驗，但我發(fā)現(xiàn)MIG IP不支持VIRTEX-4QV器件。那可能是另類？如何將DDR2 SDRAM與此FPGA連接？彌敦道
2020-04-02 06:08:46
我生成了DDR2設(shè)計但是當我在硬件上運行它時，led_error輸出總是很高，表明讀回失敗。為了縮小問題范圍，我需要查看接口中的總線傳輸，但是當我嘗試將chipcope信號掛鉤到DDR2總線實現(xiàn)失敗
2019-05-10 14:25:23
DDR2控制和FPGA實現(xiàn)
2015-07-21 19:28:14
DDR,DDR2,DDR3,DDR4,LPDDR區(qū)別文所有權(quán)歸作者Aircity所有1什么是DDRDDR是Double Data Rate的縮寫，即“雙比特翻轉(zhuǎn)”。DDR是一種技術(shù)，中國大陸工程師
2021-09-14 09:04:30
下降的缺陷（甚至于DDR/DDR2又有著不支持單一地址訪問的限制，分別至少2/4個地址同時訪問）。但是，速度是王道，容量也是它的優(yōu)勢，這些特點是其它任何易失存儲器無法媲美的，也是它存在的唯一理由
2014-12-30 15:22:49
我們知道ddr2有速度等級和存儲量大小之分。在用altera FPGA設(shè)計的時候調(diào)用IP核到底該怎樣選擇ddr2呢？比如說640*480*8bit@60hz的視頻信號，該選擇什么ddr2呢？怎么計算
2018-01-31 11:00:13
如何操作才能使得ddr2降頻，是更換晶振還是操作寄存器呢？pll2是產(chǎn)生ddr2的clk，但是手冊上說明clk=clkin2*20/2.說明軟件是改不了的嗎？
2018-08-02 09:10:45
FPGA與DDR2存儲器接口DDR2控制器的設(shè)計原理是什么？DDR2控制器的應(yīng)用有哪些？
2021-04-30 06:28:13
各位好！之前用DM368的開發(fā)板進行實驗，目前需要根據(jù)自己公司的產(chǎn)品重新畫電路板，由于開發(fā)板上的FLASH和DDR2 SDRAM過于老舊，需要對這兩顆零件重新選型。我不太清楚在選擇DDR2
2018-06-21 05:34:23
×16bit）的DDR2 SDRAM為存儲器。用一個IP核完成對4片DDR2的控制（帶寬為64bit），且DDR2的最高速率可達200MHz，以此完成對數(shù)據(jù)的高速大容量存儲。由于采用一個DDR2的IP核進行控制
2019-05-31 05:00:05
DDR2 SDRAM控制器的設(shè)計與實現(xiàn)
本文介紹了&&," -&,+. 的基本特征!并給出了一種&&," -&,+. 控制器的設(shè)計方法!詳述了其基本結(jié)構(gòu)和設(shè)計思想!并使用+JC:8B 公
2010-02-09 14:57:51
64 DDR2 SDRAM 和 FB-DIMM的電氣檢驗:
隨著DDR2 SDRAM時鐘頻率和信號邊沿速率不斷提高，檢查電路板結(jié)構(gòu)、電氣系統(tǒng)和信令正變得越來越重要。本應(yīng)用指南介紹了電路板、電源系統(tǒng)、
2010-08-06 08:29:0139 不只計算機存儲器系統(tǒng)一直需要更大、更快、功率更低、物理尺寸更小的存儲器，嵌入式系統(tǒng)應(yīng)用也有類似的要求。本應(yīng)用指南介紹了邏輯分析儀在檢驗DDR, DDR2 和DDR3 SDRAM 命令和
2010-08-06 08:29:4979 我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內(nèi)存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設(shè)計目標：當客戶使用內(nèi)存條時，8片分立器件不焊接；當使用直接貼
2010-10-07 11:06:37157 在高速、大容量存儲的系統(tǒng)設(shè)計中，DDR2 SDRAM為設(shè)計者提供了高性價比解決方案。在FPGA中實現(xiàn)DDR2 SDRAM控制器，降低了系統(tǒng)功耗并節(jié)省空間， 縮短開發(fā)周期，降低系統(tǒng)開發(fā)成本
2010-12-13 17:10:3549 DDR2名詞解釋
DDR2的定義：
DDR2（Double Data Rate 2） SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會）進行開發(fā)的新生代內(nèi)存技術(shù)標準，它與上一代DDR內(nèi)
2009-04-26 18:02:221186 
DDR2內(nèi)存?zhèn)鬏敇藴?nbsp; DDR2可以看作是DDR技術(shù)標準的一種升級和擴展：DDR的核心頻率與時鐘頻率相等，但數(shù)據(jù)頻率為時鐘頻率的兩倍，也
2009-04-26 18:05:40786 
什么是DDR2 SDRAM
DDR2的定義：
DDR2（Double Data Rate 2） SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會）進行開發(fā)的新生代內(nèi)存技
2009-12-17 11:17:59623 DDR2的定義：
DDR2（Double Data Rate 2） SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會）進行開發(fā)的新生代內(nèi)存技術(shù)標準，它與上一代DDR內(nèi)存技術(shù)標準最大的不
2009-12-17 16:26:19731 DDR2內(nèi)存?zhèn)鬏敇藴?
DDR2可以看作是DDR技術(shù)標準的一種升級和擴展：DDR的核心頻率與時鐘頻率相等，但數(shù)據(jù)頻率為時鐘頻率的兩倍，也就是說在一個時鐘周期內(nèi)必須傳輸
2009-12-24 14:53:28621 DDR2傳輸標準
DDR2可以看作是DDR技術(shù)標準的一種升級和擴展：DDR的核心頻率與時鐘頻率相等，但數(shù)據(jù)頻率為時鐘頻率的兩倍，也就是說在一個時鐘周期內(nèi)必須傳輸兩次
2009-12-25 14:12:57434 DDR2,DDR2是什么意思
DDR2（Double Data Rate 2） SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會）進行開發(fā)的新生代內(nèi)存技術(shù)標準，它與上一代DDR內(nèi)
2010-03-24 16:06:361381 文中在介紹DDR2的工作原理的基礎(chǔ)上，給出了一個用VHDL語言設(shè)計的DDR2 SDRAM控制器的方法，并且提出了一種在高速圖像處理系統(tǒng)中DDR2 SDRAM的應(yīng)用方案，同時在Virtex-5系列的FPGA上得到了實現(xiàn)
2011-07-23 10:03:165102 文章對適用DDR2 SDRAM控制器的結(jié)構(gòu)、接口和時序進行了深入研究與分析，總結(jié)出一些控制器的關(guān)鍵技術(shù)特性，然后采用了自頂向下(TOP-IX)WN)的設(shè)計方法，用Verilog硬件描述語言實現(xiàn)控制器，
2011-09-01 16:36:29174 SDRAM, DDR, DDR2, DDR3 是RAM 技術(shù)發(fā)展的不同階段, 對于嵌入式系統(tǒng)來說, SDRAM 常用在低端, 對速率要求不高的場合, 而在DDR/DDR2/DDR3 中，目前基本上已經(jīng)以DDR2 為主導(dǎo)，相信不久DDR3 將全面取代
2012-01-16 14:53:010 使用功能強大的FPGA來實現(xiàn)一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲控制器，由于該公司出產(chǎn)的這種存儲控制器具有很高的效率，使用也很廣泛，
2013-01-08 18:15:50237 基于Xilinx的DDR2 SDRAM存儲控制器的用戶接口設(shè)計與仿真，本設(shè)計通過采用多路高速率數(shù)據(jù)讀寫操作仿真驗證，可知其完全可以滿足時序要求，由綜合結(jié)果可知其使用邏輯資源很少，運行速
2013-01-10 14:12:452990 ISS 的DDR2 的設(shè)計指導(dǎo)，雖是英文，但很有用。
2015-10-29 10:53:380 用FPGA設(shè)計DDR2控制器講解DDR2時序原理用戶接口設(shè)計幫助用戶快速掌握DDR2的控制技術(shù)新手上路的非常有幫助的資料。
2015-11-10 10:54:143 總結(jié)了DDR和DDR2，DDR3三者的區(qū)別，對于初學(xué)者有很大的幫助
2015-11-10 17:05:3736 DDR2 SDRAM操作時序規(guī)范，中文版規(guī)范
2015-11-10 17:42:440 帶自測功能的DDR2控制器設(shè)計，感興趣的可以看看。
2016-01-04 15:23:320 Xilinx FPGA工程例子源碼：DDR2 Controller
2016-06-07 11:44:1424 SDRAM）：DDR4提供比DDR3/ DDR2更低的供電電壓1.2V以及更高的帶寬，DDR4的傳輸速率目前可達2133～3200 MT/s。
2017-11-17 13:15:4925152 提出一種便于用戶操作并能快速運用到產(chǎn)品的DDR2控制器IP核的FPGA實現(xiàn)，使用戶不需要了解DDR2的原理和操作方式的情況下，依然可以通過IP核控制DDR2。簡單介紹了DDR2的特點和操作
2017-11-22 07:20:504687 
本文檔介紹了DDR2內(nèi)存控制器在tms320dm646x數(shù)字媒體片上系統(tǒng)（dmsoc）的DDR2內(nèi)存控制器。
DDR2內(nèi)存控制器是用來與jesd79d-2a標準兼容的DDR2 SDRAM接口
2018-04-18 10:45:104 DDR2 設(shè)備概述：DDR2 SDRAM接口是源同步、支持雙速率傳輸。比如DDR SDRAM ,使用SSTL 1.8V/IO電氣標準，該電氣標準具有較低的功耗。與TSOP比起來，DDR2 SDRAM的FBGA封裝尺寸小得多。
2019-06-22 10:05:011793 
本文檔的主要內(nèi)容詳細介紹的是DDR和DDR2與DDR3的設(shè)計資料總結(jié)包括了：一、DDR的布線分析與設(shè)計，二、DDR電路的信號完整性，三、DDR Layout Guide，四、DDR設(shè)計建議，六、DDR design checklist，七、DDR信號完整性
2020-05-29 08:00:000 DDR,
DDR2,
DDR3,
DDR4,LPDDR區(qū)別作者：AirCity
[email protected] 本文所有權(quán)歸作者Aircity所有1 什么是DDRDDR
2021-11-10 09:51:03154 DDR2總線的仿真方法，基于Agree公司最新的網(wǎng)絡(luò)處理器APP300和HY的
DDR2 SDRAM HY5PS121621。
2022-10-21 16:09:580 5片DDR2設(shè)計分享
2022-12-30 09:19:264 電子發(fā)燒友網(wǎng)站提供《完整的DDR、DDR2和DDR3內(nèi)存電源解決方案同步降壓控制器數(shù)據(jù)表.pdf》資料免費下載
2024-03-13 10:16:450
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論