隨著ISA總線逐步被淘汰，基于PCI總線的擴(kuò)展板越來(lái)越被廣泛地應(yīng)用于各種高速、大數(shù)據(jù)量的處理系統(tǒng)中。盡管有許多供就商提供了各種通用的PCI總線擴(kuò)展板，但在較多應(yīng)用場(chǎng)合，用戶還必須自行設(shè)計(jì)滿足自己特殊需求的PCI擴(kuò)展板，這就不可避免地會(huì)遇到PCI總線接口問(wèn)題。對(duì)于絕大多數(shù)用戶而言，選擇專用PCI接口芯片進(jìn)行PCI接口設(shè)計(jì)是必然的選擇。

PIC9054是PLX公司推出的一種32位33MHz的PCI總線主控I/O加速器。它采用多種先進(jìn)技術(shù)，使復(fù)雜的PCI接口應(yīng)用設(shè)計(jì)變得相對(duì)簡(jiǎn)單。該芯片是目前主流的PCI接口芯片之一，其功能和性能如下：

·符合PCI V2.2規(guī)范，包含PCI電源管理特性；

·支持PCI雙地址周期，地址空間高達(dá)4GB；

·提供兩個(gè)獨(dú)立的可編程DMA控制器，每個(gè)通道均支持塊和分散/集中的DMA方式；

·PCI與Local Bus之間數(shù)據(jù)傳輸速率高達(dá)132MB/s；

·支持復(fù)用或非復(fù)用的32位局部總線操作，本地總線支持8位、16位和32位外圍設(shè)備和存儲(chǔ)設(shè)備，本地總線有三種工作模式：M模式、C模式和J模式，可通過(guò)模式選擇引腳加以選擇；

·PCI9054內(nèi)部有可編程的FIFO，可以實(shí)現(xiàn)零等待突發(fā)傳輸及本地總線與PCI總線之間的異步操作，本地總線速率高達(dá)50MHz。

·支持可編程突發(fā)管理、可編程預(yù)取數(shù)技術(shù)和可編程中斷產(chǎn)生；

·3.3V/5V兼容。

1、 PCI9054的工作模式

PCI9054有M、C、J三種工作模式，可通過(guò)模式選擇控制引腳MODE［1:0］進(jìn)行控制。當(dāng)MODE［1:0］=“11”時(shí)，PCI9054工作在M模式；當(dāng)MODE［1:0］=“00”時(shí)，PCI9054工作在C模式;當(dāng)MODE［1:0］=“01”時(shí)，PCI9054工作在J模式；當(dāng)MODE［1:0］=“10”時(shí)，婁保留工作狀態(tài)。

M模式可與Motorola MPC850或MPC860系列高性能微處理器進(jìn)行無(wú)縫連接；C模式可與Intel i960系列高性能微處理器進(jìn)行無(wú)縫連接；J模式地址和數(shù)據(jù)線復(fù)用，應(yīng)用很復(fù)雜，不過(guò)在一些特殊的應(yīng)用場(chǎng)合，利用J模式和TI公司6000系列DSP的HPI口進(jìn)行接口，其控制邏輯將比其它模式簡(jiǎn)單得多。

事實(shí)上，C模式能夠滿足絕大多數(shù)的應(yīng)用需求，而且C模式的本地總線操作時(shí)序最簡(jiǎn)單，邏輯控制相對(duì)容易，其開(kāi)發(fā)難度相對(duì)較低，因此，如無(wú)特殊需求，建議采用C模式。

2 、總線仲裁

在PCI9054與本地總線的接口設(shè)計(jì)中，一般需采用一片可編程邏輯器件CPLD/FPGA進(jìn)行邏輯控制。在其控制邏輯中，總線仲裁邏輯是最關(guān)鍵、最核心的部分，直接影響計(jì)算機(jī)運(yùn)行的穩(wěn)定性。如果總線仲裁邏輯設(shè)計(jì)不合理，當(dāng)計(jì)算機(jī)對(duì)PCI擴(kuò)展板上的硬件資源進(jìn)行訪問(wèn)時(shí)，計(jì)算機(jī)將會(huì)死機(jī)，因此PCI9054本地總線的所有控制邏輯必須服從于總線仲裁邏輯。

下面以C模式為例對(duì)PCI9054的總線仲裁邏輯進(jìn)行探討。在C模式下，PCI9054的143腳LHOLD和144腳LHOLDA是總線仲裁輸入輸出信號(hào)控制引腳，從公開(kāi)發(fā)表的論文來(lái)看，有人將這兩個(gè)引腳直接與設(shè)計(jì)電路相連進(jìn)行總線仲裁邏輯設(shè)計(jì)。筆者在設(shè)計(jì)時(shí)也曾采用過(guò)這種方式，結(jié)果計(jì)算機(jī)運(yùn)行很不穩(wěn)定，經(jīng)常莫名其妙地死機(jī)。仔細(xì)分析這種方式設(shè)計(jì)的電路會(huì)發(fā)現(xiàn)，該設(shè)計(jì)電路其實(shí)是利用器件的引腳傳輸延時(shí)配合總線仲裁電路的時(shí)序關(guān)系的。一般情況下，當(dāng)環(huán)境溫度、工作電壓等外界因素變化時(shí)，大多數(shù)據(jù)邏輯器件的引腳延時(shí)會(huì)有相應(yīng)的變化，因此用器件引腳延時(shí)設(shè)計(jì)出的總線仲裁邏輯電路運(yùn)行不穩(wěn)定應(yīng)該是預(yù)料之中的事。

利用D觸發(fā)器只在觸發(fā)時(shí)鐘有效邊沿對(duì)信號(hào)敏感的特性進(jìn)行設(shè)計(jì)，提高電路運(yùn)行的穩(wěn)定性，是可編程邏輯器件設(shè)計(jì)中的一種常用技巧。圖1是PCI9054在C模式下對(duì)外設(shè)進(jìn)行單一周期寫(xiě)操作的時(shí)序圖，圖2是利用可編程邏輯器件中的D觸發(fā)器設(shè)計(jì)出的總線仲裁電路。

在圖1中，ADS#、BLAST#和READY#信號(hào)的時(shí)序配合很重要，如果配合不好，計(jì)算機(jī)同樣會(huì)死機(jī)。要提高電路穩(wěn)定性，其設(shè)計(jì)思想與圖2中的總線仲裁邏輯電路的設(shè)計(jì)思想相似。從多次實(shí)驗(yàn)情況來(lái)看，無(wú)論使用哪種工作模式，在該設(shè)計(jì)思想下設(shè)計(jì)出的本地總線控制邏輯電路運(yùn)行非常穩(wěn)定，沒(méi)有死機(jī)的情況發(fā)生。

3、 存儲(chǔ)器和I/O操作

通常PCI擴(kuò)展板應(yīng)該有配置空間、存儲(chǔ)器空間和I/O空間三類資源?？臻g配置是必須的，根據(jù)設(shè)計(jì)需要，后兩種資源可以只包含其中之一。PCI9054有S0和S1兩個(gè)配置空間，兩個(gè)配置空間都可以配置成存儲(chǔ)器空間和I/O空間，存儲(chǔ)器空間和I/O空間的配置既有相同之處，也有很大的區(qū)別。其相同點(diǎn)為兩者都以字節(jié)為單位進(jìn)行空間配置。不同之處有以下幾點(diǎn)：

（1）存儲(chǔ)器空間支持0～4GB的空間配置和映射，而I/O空間只支持0～256字節(jié)的空間配置和映射；

（2）存儲(chǔ)器空間支持8位、16位和32位總線位寬配置和操作，而I/O空間只支持32位總線位寬配置和操作；

（3）存儲(chǔ)器空間支持單一周期和突發(fā)模式讀寫(xiě)操作，而I/O空間只支持單一周期讀寫(xiě)操作；

（4）在編寫(xiě)設(shè)備驅(qū)動(dòng)程序時(shí)，存儲(chǔ)器空間用程序指針進(jìn)行訪問(wèn)，I/O空間則用專用的函數(shù)進(jìn)行訪問(wèn)。

如果不清楚存儲(chǔ)器空間和I/O空間的異同步，有可能配錯(cuò)相應(yīng)的寄存器。當(dāng)計(jì)算機(jī)重新啟動(dòng)時(shí)，很有可能會(huì)啟動(dòng)不起來(lái)。除此之外，值得注意的是：在配置存儲(chǔ)器空間和I/O空間時(shí)，不要將兩種硬件資源配置到相同的空間，導(dǎo)致空間重疊，使驅(qū)動(dòng)程序產(chǎn)生誤操作。

4、 DMA和突發(fā)數(shù)據(jù)傳輸

在《PCI9054-DataBook》中，每種工作模式都將DMA和突發(fā)數(shù)據(jù)傳輸?shù)臅r(shí)序圖放在一起，這并不意味著DMA和突發(fā)數(shù)據(jù)傳輸是等同的，這是兩個(gè)不同的概念。事實(shí)上，既可利用一周期的總線操作也可以利用DMA方式進(jìn)行數(shù)據(jù)傳輸。

DMA和突發(fā)數(shù)據(jù)傳輸?shù)淖饔檬遣煌摹CI9054中有兩個(gè)DMA通道，可以獨(dú)立工作，互不干擾。采用DMA方式傳輸數(shù)據(jù)，可以節(jié)省CPU資源；采用突發(fā)方式傳輸數(shù)據(jù)可以提高數(shù)據(jù)的傳輸率，充分發(fā)揮PCI總線數(shù)據(jù)傳輸率高的優(yōu)點(diǎn)。因此，在高速大容量數(shù)據(jù)傳輸和處理系統(tǒng)中，將DMA和突發(fā)數(shù)據(jù)傳輸方式結(jié)合在一起是比較理想的，一方面可以充分發(fā)揮PCI總線的性能，另一方面可以將節(jié)省出的CPU資源對(duì)數(shù)據(jù)處理算法進(jìn)行優(yōu)化。圖3是PCI9054在C模式正氣突發(fā)數(shù)據(jù)傳輸方式的時(shí)序圖。

從圖1和圖3可以看出，用狀態(tài)機(jī)實(shí)現(xiàn)該控制邏輯是比較理想的。圖4是PCI9054在C模式下采用單一周期和突發(fā)相結(jié)合的總線訪問(wèn)狀態(tài)轉(zhuǎn)換圖。用該狀態(tài)轉(zhuǎn)換圖設(shè)計(jì)出的邏輯電路既可滿足單一周期總線訪問(wèn)的需要，又可以滿足突發(fā)方式傳輸數(shù)據(jù)的需要，具有很大的實(shí)用價(jià)值。

使用DMA和突發(fā)方式相結(jié)合進(jìn)行數(shù)據(jù)傳輸時(shí)，驅(qū)動(dòng)程序要作為如下設(shè)置：

（1）調(diào)用驅(qū)動(dòng)程序中相應(yīng)的API函數(shù)，找到PC機(jī)的物理地址；

（2）在設(shè)備驅(qū)動(dòng)程序中使能突發(fā)寄存器；

（3）在設(shè)備驅(qū)動(dòng)程序中使能總線位寬寄存器；

（4）在設(shè)備驅(qū)動(dòng)程序中使能相應(yīng)的寄存器，指明DMA傳輸?shù)姆较蚴荘CI→LOCAL還是LOCAL→PCI；

（5）在設(shè)備驅(qū)動(dòng)程序中指明本次DMA傳輸需要傳輸?shù)淖止?jié)數(shù)。

完成上述設(shè)置后，即可在突發(fā)方式下進(jìn)行DMA傳輸，否則DMA傳輸會(huì)失敗。

5、 PCI中斷

PCI總線采用的是中斷共享機(jī)制，所有的PCI擴(kuò)展板在PCM插槽上共用一根信號(hào)線INTA#，通過(guò)電平觸發(fā)方式響應(yīng)PCI中斷。每塊PCI擴(kuò)展板上的PCI9054提供的中斷使能寄存器和中斷狀態(tài)寄存器能識(shí)別相應(yīng)板卡上十幾種類開(kāi)的PCI中斷。

當(dāng)PCI插槽上只有一塊PCI擴(kuò)展板，而系統(tǒng)需要使用某種PCI中斷時(shí)，則在主程序中將相應(yīng)的中斷使能寄存器置位，當(dāng)相應(yīng)的中斷源中斷信號(hào)到來(lái)時(shí)，與主板相連的信號(hào)線INTA#置一段時(shí)間低電平后，中斷狀態(tài)寄存器中的相應(yīng)位被置位。當(dāng)這兩個(gè)寄存器的相應(yīng)位都有效時(shí)，計(jì)算機(jī)響應(yīng)相應(yīng)的PCI中斷，執(zhí)行中斷服務(wù)子程序。在《PCI9054-DataBool》中，INTA#信號(hào)為11個(gè)本地總線時(shí)鐘周期，該時(shí)序圖給不少設(shè)計(jì)人員帶來(lái)了很多困惑。根據(jù)筆者的應(yīng)用經(jīng)驗(yàn)，INTA#信號(hào)在7μs左右是比較理想的，這與在Windows下PCI總線每秒鐘可以響應(yīng)十幾萬(wàn)次中斷的相關(guān)資料是相符的。

當(dāng)PCI插槽上有多塊PCI擴(kuò)展板需要用到中斷功能時(shí)，其工作過(guò)程與一塊PCI擴(kuò)展板差不多。唯一不同的是，首先驅(qū)動(dòng)程序要利用一系列設(shè)備寄存器對(duì)擴(kuò)展板進(jìn)行設(shè)備識(shí)別，然后利用中斷使能寄存器和中斷狀態(tài)寄存器對(duì)中斷類型進(jìn)行識(shí)別，最后響應(yīng)相應(yīng)的中斷服務(wù)子程序。

在網(wǎng)上經(jīng)?？吹揭恍?yīng)用PCI9054的設(shè)計(jì)人員被以上討論的問(wèn)題所困擾，筆者在近兩年從事PCI9054芯片應(yīng)用設(shè)計(jì)中，也曾被這些問(wèn)題困擾過(guò)。本文從這些方面對(duì)PCI9054芯片的應(yīng)用進(jìn)行了深入的探討和總結(jié)，提出的所有技術(shù)解決方案都經(jīng)過(guò)實(shí)驗(yàn)驗(yàn)證是可行的，這些內(nèi)容在以往公開(kāi)發(fā)表的論文中一般比較可見(jiàn)。本文探討的內(nèi)容對(duì)從事PCI9054芯片應(yīng)用設(shè)計(jì)的人員應(yīng)該會(huì)有一定的參考價(jià)值。

責(zé)任編輯：gt