從膠合邏輯到子系統(tǒng)：Altera的第二個十年

　　這是 1994 年。美國航天飛機還在執(zhí)行常規(guī)任務(wù)。全世界興致勃勃的關(guān)注彗星 Shoemaker-Levy 9 的分裂，它最終撞向了木星的大氣層。連接英國和法國的英吉利海峽終于圓夢百年。令人意想不到的是，臨時共和軍停止了在北愛爾蘭的軍事敵對行動。在電子行 業(yè)，英特爾剛剛宣布，奔騰處理器克服了著名的奔騰中斷缺陷，成為個人計算機的主流處理器。 Altera 開始了他的第二個十年。

　　從作為簡單邏輯芯片開始 ， 可編程邏輯器件 （PLD） 十多年來一直按照摩爾定律發(fā)展 ， 越來越復(fù)雜 —— 邏輯容量超過了 10K 等價邏輯陣列。在發(fā)展過程中， PLD 分成了兩種體系結(jié)構(gòu)：基于布爾乘積求和的復(fù)雜 PLD （CPLD） ，并通過 EEPROM 單元進行編程，以及基于查找表 （LUT） 的 FPGA ，以微小 SRAM 來實現(xiàn)這些查找表。

　　這兩種體系結(jié)構(gòu)一開始都有其專用性。CPLD （ 圖 1） 適用于具有大扇出或者嚴格時序約束的電路。 FPGA 適用于具有大量寄存器的設(shè)計。對于關(guān)心組合邏輯模塊和狀態(tài)機的設(shè)計人員，一般都認為 CPLD 更友好一些 —— 在 1994 年，這是老觀點。而更喜歡 FPGA 的一批年輕設(shè)計人員則把邏輯看成文本： Verilog 或者 VHDL 。

　　
圖1.CPLD體系結(jié)構(gòu)

　　這兩種體系結(jié)構(gòu)有一個共同的發(fā)展趨勢 ： 隨著芯片邏輯容量的增長 ， PLD 的應(yīng)用出現(xiàn)了變化。當 CPLD 還受限于幾千個等價邏輯門時，設(shè)計人員采用芯片主要是實現(xiàn)中央微處理器或者微控制器 （MCU） 芯片周圍的簡單功能。較小的器件用作地址解碼器、中斷控制器，或者總線擴展器。較大的器件可以是快速狀態(tài)機智能直接存儲器訪問控制器，處理某些實時操作， 而軟件完成這些操作太慢了。

　　但是 ， 10K 邏輯門帶來了新機遇。設(shè)計人員可以在大約 3K 邏輯門中開發(fā)一個 8 位 MCU ， 或者一個簡單的 16 位 CPU 內(nèi)核 ， 例如 ， 已經(jīng)成為古董的 8086 ，它 只需要兩倍的邏輯門。采用 10K-20K 邏輯門，設(shè)計人員能夠開發(fā)基于小型 CPU 的子系統(tǒng)，例如，總線接口和可編程串行接口控制器，這些都包含在 PLD 中。與標準產(chǎn)品非 PLD 解決方案相比，這類設(shè)計要慢一些，能效也低，但卻是完全用戶可定義的，可重新編程的。最顯著的是，大部分這類子系統(tǒng)設(shè)計都有大量的寄存器，很多都需要大量 的內(nèi)部 SRAM kilobytes （KB） 。

　　Altera轉(zhuǎn)向FPGA發(fā)展

　　在這種環(huán)境下 ， Altera設(shè)計人員總結(jié)出 ， 市場需要一類新產(chǎn)品。與 FPGA 相似，它應(yīng)該采用精細粒度邏輯單元，每一個單元都含有 LUT 和寄存器。但是像 CPLD 一樣，它應(yīng)該使用層次化的確定性互聯(lián)，以保持時序的可預(yù)測性，而且簡單。 Altera 增加了第三種單元，借鑒了某類邏輯門陣列。這一新單元是一組嵌入到體系結(jié)構(gòu)中的 SRAM 模塊，設(shè)計用作緩沖或者高速暫存存儲器、寄存器文件，或者實現(xiàn)復(fù)雜函數(shù)發(fā)生器的查找表。這種理念的結(jié)果是， 1995 年， Altera 推出了第一款類似 FPGA 的系列產(chǎn)品， FLEX? 10K 器件 （ 圖 2） 。

　　
圖2.FLEX 10K器件結(jié)構(gòu)圖

　　Altera 工程師還進一步打破了公司傳統(tǒng) ， 使用 SRAM 單元 —— 而不是他們可信的 EEPROM 技術(shù)來保存 FLEX 芯片的配置數(shù)據(jù)。這種選擇意味著，系統(tǒng)每次上電時，必須從外部存儲器對 FLEX 進行配置，就像基于 SRAM 的 FPGA 。但這也意味著，不需要占用大量空間的 EEPROM 單元， FLEX 邏輯單元會小很多。而且，十年磨一劍，轉(zhuǎn)到 SRAM 意味著，只要有新工藝， Altera 就能夠采用前沿工藝開發(fā)自己的器件，而不用等待代工線兩年以上來開發(fā)嵌入式 EEPROM 。這些變革最終促使半導(dǎo)體行業(yè)在每一新工藝節(jié)點的第一批設(shè)計都使用了 FPGA 。