飛兆半導體推出了導通電阻RDS(ON)小于1mΩ的30V MOSFET，這款全新飛兆半導體器件FDMS7650是最大RDS(ON)值為0.99mΩ (VGS = 10 V, ID = 36A)的N溝道器件，它是業(yè)界采用5×6mm POWER56封裝且RDS(ON)最小的MOSFET器件，而采用5×6mm封裝的同類30V MOSFET器件的RDS(ON)則為1.4至1.6mΩ。

　　通過評測，MOSFET器件的總體漏源導通電阻RDS(ON)是由芯片電阻和封裝電阻構成的。這項參數(shù)非常重要的原因主要有兩個：首先，因為它與功耗直接相關，其次，它決定了針對特定應用的硅器件的電流承載能力。在這種情況下，飛兆半導體全新MOSFET器件由專為高密度DC開關應用而優(yōu)化的先進封裝和硅片組合構成，這些應用包括面向高可用性電信和服務器系統(tǒng)的有源ORing冗余電源。FDMS7650具有的低RDS(ON)值使其成為ORing應用的理想選擇，這是由于低RDS(ON)能夠確保在導通狀態(tài)具有最小的正向電壓降，以便實現(xiàn)最大效率和最小傳導損耗及更好的熱性能。

　　取代ORing中的二極管

　　為實現(xiàn)靈活性、高冗余或高容量特性，高可用性應用如電信和通信基礎設施系統(tǒng)，以及數(shù)據(jù)中心服務器通常備有多個并行的電源。通過周密的功率總線設計，電源可以分擔負載，或讓一個電源工作而另一個處于待機狀態(tài)。采用這種方法的話，如果任何一個電源失效，整個系統(tǒng)也不會關斷，這是因為冗余電源能夠繼續(xù)為負載供電。

　　因此，冗余電源架構需要依賴于ORing解決方案。一個有源ORing解決方案結合了一個功率MOSFET和一個控制器IC，ORing MOSFET是具有電源故障快速動態(tài)響應特性和最低RDS(ON)的理想器件，為什么這樣說呢?因為低RDS(ON)能夠最大限度地減小傳導損耗，并提高系統(tǒng)效率。傳導損耗取決于占空比、漏源電阻以及通過器件的負載電流。由于占空比和負載電流是由應用決定的，RDS(ON)則是由設計人員選定的變量，因而選擇RDS(ON)盡可能低的MOSFET器件是提高系統(tǒng)效率的最直接方式。

　　雖然分立ORing二極管解決方案已經(jīng)使用了一段時間，而且價格并不昂貴。但由于系統(tǒng)的功率需求增加，而且普遍預計這種趨勢將會持續(xù)，這種器件的主要缺陷即功耗，將變成難以解決的問題。FDMS7650 MOSFET ORing具有極低的RDS(ON)特性，是一種更可行的解決方案，它能夠避免用戶使用具有相同電流的傳統(tǒng)肖特基二極管所帶來的二極管壓降、功耗和熱耗散。

　　二極管ORing方案還可能體積較大，而FDMS7650的低功耗特性將大幅減少對熱管理的需求，因此使用FDMS7650等產(chǎn)品的MOSFET ORing解決方案可以實現(xiàn)更小的尺寸，從而配合當前電信/數(shù)據(jù)中心基礎設施向更小的模塊尺寸方向發(fā)展的趨勢。

　　節(jié)省數(shù)據(jù)中心的電能

　　數(shù)據(jù)中心非常耗電，一個普通的數(shù)據(jù)中心所消耗的電能在1MW至20MW之間。對于該類設備在計算硬件方面所花費的每一美元，預計約有50美分以上用于為硬件供電和冷卻。

　　行業(yè)研究顯示，全球數(shù)據(jù)中心每年所消耗的電能約為1800億kWh，超過全球電能消耗的1%。這相當于6000萬個家庭(這一數(shù)量超過歐盟家庭總數(shù)的三分之一)的典型年耗電量。的確，一些已經(jīng)發(fā)布的研究報告指出，預計到2011年，一旦谷歌在俄勒岡州Dalles的最新數(shù)據(jù)中心以滿負荷運行，它可能需要多達103MW的功率來運行，這足以為Newcastle的每個家庭提供電能。

　　提升電源效率還將間接影響數(shù)據(jù)中心的成本。效率低下的功率轉換所浪費的電能將變?yōu)闊o用的熱能，但是更高效的系統(tǒng)將會減少冷卻設備所需的電能費用，研究顯示數(shù)據(jù)中心的冷卻系統(tǒng)所消耗的能量約占其能耗的40%或更多。

　　FDMS7650的封裝

　　飛兆半導體FDMS7650型N溝道MOSFET采用高性能PowerTrench工藝技術制造，較小尺寸的封裝尺寸(如圖1所示)，使其達到較低的RDS(ON)和較高的負載電流。

　　采用SO-8封裝的功率MOSFET已經(jīng)流行了一段時間，但是最近幾年一種被稱作Power56的增強型功率器件封裝更具吸引力。相比SO-8封裝，Power56封裝具有更低的封裝電感和電阻參數(shù)，以及更小的熱阻。

　　Power56封裝被設計為能夠最大限度地減小電路板空間和RDS(ON)，底部帶有大漏極墊片，用于將熱量傳導出封裝并迅速通過PCB散發(fā)掉。它還具有更好的熱性能，Power56封裝的電流和熱性能可與DPAK封裝相媲美，但僅占用40%的電路板面積。

　　Power56封裝所需的安裝技術與傳統(tǒng)SO-8封裝稍有不同。不過，飛兆半導體的工程師報告顯示，那些熟悉安裝大平面面積封裝器件的工程師將會發(fā)現(xiàn)這兩種封裝技術是相似的。在為Power56封裝器件設計電路板時，設計人員應當記住漏極是最高效的散熱路徑。由于Power56具有的獨特設計，可以從裸片的三個側邊引出銅走線。為實現(xiàn)最佳的熱性能，建議用戶在漏極上鋪設盡可能多的銅箔，同時通過讓圍繞漏極墊片的空間敞開保持較短的熱路徑。標準貼片設備能夠用來處理Power56封裝元件。